JPH02111125A - アナログ／ディジタル変換装置 - Google Patents
アナログ／ディジタル変換装置Info
- Publication number
- JPH02111125A JPH02111125A JP26454888A JP26454888A JPH02111125A JP H02111125 A JPH02111125 A JP H02111125A JP 26454888 A JP26454888 A JP 26454888A JP 26454888 A JP26454888 A JP 26454888A JP H02111125 A JPH02111125 A JP H02111125A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- amplifiers
- power supply
- inverse
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はＭＯＳ−ＬＳＩ等で構成されるアナログ／デ
ィジタル（Ａ／Ｄ）変換装置に関し、特に、チョッパ型
コンパレータを複数個並べた並列型Ａ／Ｄ変換装置の改
良に関する。
ィジタル（Ａ／Ｄ）変換装置に関し、特に、チョッパ型
コンパレータを複数個並べた並列型Ａ／Ｄ変換装置の改
良に関する。
従来の技術
この種のＡ／Ｄ変換装置の単位構成要素であるチョッパ
型コンパレータの従来回路を第４図に示している。この
回路は、反転トランジスタアンプを構成するＭＯＳ）ラ
ンジスタ】６・１７、フリノプフロノフ１８、コンデン
サ１５、アナログスイッチ１２・１３・１４とからなる
。コンデンサ１５の一端は反転トランジスタアンプ１６
・１７の入力に接続され、他端にはクロックφ１に同期
して相補駆動されるスイッチ１２・１３を介して電圧Ｖ
Ｉと電圧ＶＲが交互に印加される。スイッチ１４は反転
トランジスタアンプ１６・１７の入出力間に接続されて
おり、クロックφ２によってオン・オフされる。反転ト
ランジスタアンプ１６・１７は、スイッチ１４がオフの
ときにアンプ動作状態となシ、スイッチ１４がオンのと
きにはバイアス動作状態となる。まだ、フリソフフロツ
プ１８はクロックφ１の立上りで反転トランジスタアン
プ１６・１７の出力の論理状態をラッチする。
型コンパレータの従来回路を第４図に示している。この
回路は、反転トランジスタアンプを構成するＭＯＳ）ラ
ンジスタ】６・１７、フリノプフロノフ１８、コンデン
サ１５、アナログスイッチ１２・１３・１４とからなる
。コンデンサ１５の一端は反転トランジスタアンプ１６
・１７の入力に接続され、他端にはクロックφ１に同期
して相補駆動されるスイッチ１２・１３を介して電圧Ｖ
Ｉと電圧ＶＲが交互に印加される。スイッチ１４は反転
トランジスタアンプ１６・１７の入出力間に接続されて
おり、クロックφ２によってオン・オフされる。反転ト
ランジスタアンプ１６・１７は、スイッチ１４がオフの
ときにアンプ動作状態となシ、スイッチ１４がオンのと
きにはバイアス動作状態となる。まだ、フリソフフロツ
プ１８はクロックφ１の立上りで反転トランジスタアン
プ１６・１７の出力の論理状態をラッチする。
第３図にはクロックφ１・φ２と上記回路の動作タイミ
ングを示している。
ングを示している。
コンデンサ１５の一方の電極に電圧ＶＲが印加されてい
るときは反転トランジスタアンプ１６・１７はバイアス
動作状態になり、コンデンサ１５の他方の電極にはその
バイアス電圧■ｂｉａｓが印加され、コンデンサ１５．
は（ＶＲ−Ｖｂｉａｓ ） なる電圧に充電される。
るときは反転トランジスタアンプ１６・１７はバイアス
動作状態になり、コンデンサ１５の他方の電極にはその
バイアス電圧■ｂｉａｓが印加され、コンデンサ１５．
は（ＶＲ−Ｖｂｉａｓ ） なる電圧に充電される。
次のタイミングでは、コンデンサ１５の一方の電極に電
圧ＶＩが印加され、また反転トランジスタアンプ１６・
１７はアンプ動作状態になり１．コンデンサ１５の他方
の電極側は・・イインピーダンスになる。
圧ＶＩが印加され、また反転トランジスタアンプ１６・
１７はアンプ動作状態になり１．コンデンサ１５の他方
の電極側は・・イインピーダンスになる。
したがって反転トランジスタアンプ１６・】７の入力Ｋ
１７．ｊ、（ＶＴ −ＶＲ＋ Ｖｂｉａｓ ） ｌ ル
ミ圧ｉ：生Ｌ ル。この七きアンプ１６・１７の出力に
はＶＩとＶＲの差を７７１７４７分だけ増幅した電圧が
生じる。アンプ１６・１７のゲインを充分に大きくする
ことで、ｖＩとＶＲの大小比較の結果が７リノブフロノ
プ１８に２・ンチされることになる。
１７．ｊ、（ＶＴ −ＶＲ＋ Ｖｂｉａｓ ） ｌ ル
ミ圧ｉ：生Ｌ ル。この七きアンプ１６・１７の出力に
はＶＩとＶＲの差を７７１７４７分だけ増幅した電圧が
生じる。アンプ１６・１７のゲインを充分に大きくする
ことで、ｖＩとＶＲの大小比較の結果が７リノブフロノ
プ１８に２・ンチされることになる。
以上がＭＯＳ）ランジスタによるチョッパ型コンパレー
タの動作原理である。このコンパレータを第２図に示す
ように複数個並べ、各コンパレータＣ＋ 〜Ｃ＋ａ ノ
ＶＲ端子には基準電圧ＶＲＦＨ−ｖＲＦＬをラダー抵抗
Ｒ，Ｒ／２によって分圧した比較電圧を印加し、寸たＶ
Ｉ端子にはアナログ入力％Ｉｔ、 Ｖ Ｉ Ｎを共通に
印加する。また各コンパレータＣ８〜Ｃ１６の出力をデ
コーダ２０でコード什し７てディジタル出力とする。こ
れがＡ／Ｄ変換装置の構成である。
タの動作原理である。このコンパレータを第２図に示す
ように複数個並べ、各コンパレータＣ＋ 〜Ｃ＋ａ ノ
ＶＲ端子には基準電圧ＶＲＦＨ−ｖＲＦＬをラダー抵抗
Ｒ，Ｒ／２によって分圧した比較電圧を印加し、寸たＶ
Ｉ端子にはアナログ入力％Ｉｔ、 Ｖ Ｉ Ｎを共通に
印加する。また各コンパレータＣ８〜Ｃ１６の出力をデ
コーダ２０でコード什し７てディジタル出力とする。こ
れがＡ／Ｄ変換装置の構成である。
発明が解決しようとする課題
［２かし、前述した従来の構成では、−ｊ゛／・；レー
タの配列やＶｌ）Ｄ ＸＶＳＳの電源配線パターン・つ
形状によってＡ／Ｄ変換の精度が劣化するという問題が
あった。
タの配列やＶｌ）Ｄ ＸＶＳＳの電源配線パターン・つ
形状によってＡ／Ｄ変換の精度が劣化するという問題が
あった。
この間頚は、第４図における反転トランジスタアンプＩ
ｆｉ・１７がハ１゛ア、ス動作状態のときにけこれに電
源電流が流れ、アンプ動作状態のときンコは電源１Ｌ流
が流れないことに起因し２“でいる９、−−）す、第２
図におけるＶＤＤ、”ＳＳの電源配線・＝夕・−ンには
ある程度の抵抗があり、全コンバレー、夕（二、〜ＣＩ
６がクロ、・りφ２ｔ・こ［６１期し２て一斉にバイア
ス動作状態になったとき、各コンパレータＣ７〜’−＋
６の電源配線上の位置関係によりＶＤＤの電圧は降下し
、Ｖ’ＳＳの電圧は上昇ブる。そのため反転トニ゛ンジ
スタア／プ１６・１７のバイアス電圧はＶｐＤ２： ｖ
−６，Ｎ変動１分の差（Δｖｂ１ａ８−△ｖＤＤ−△ｖ
８Ｓ）だけレベルシフトする。その結果、アンプ動作状
態になったときの反転ト、ランジスタアンプＩ６・１７
の入力電圧は、ＶＩ −ＶＲ＋ Ｖｂｉａｓ＋△Ｖｂｉ
ａ、ｓとなる。まだ、このときはアンプ１６・１７に電
源電流は流れないからＶＤＤ、ＶＳＳの変動は起きず、
バイアス電圧はレベルシフトしない。以上の結果、△ｖ
ｂｉａ８なる入カオフセノト誤差がコンパレータ出力に
生じ、これがＡ／Ｄ変換精度の劣化として表われる。
ｆｉ・１７がハ１゛ア、ス動作状態のときにけこれに電
源電流が流れ、アンプ動作状態のときンコは電源１Ｌ流
が流れないことに起因し２“でいる９、−−）す、第２
図におけるＶＤＤ、”ＳＳの電源配線・＝夕・−ンには
ある程度の抵抗があり、全コンバレー、夕（二、〜ＣＩ
６がクロ、・りφ２ｔ・こ［６１期し２て一斉にバイア
ス動作状態になったとき、各コンパレータＣ７〜’−＋
６の電源配線上の位置関係によりＶＤＤの電圧は降下し
、Ｖ’ＳＳの電圧は上昇ブる。そのため反転トニ゛ンジ
スタア／プ１６・１７のバイアス電圧はＶｐＤ２： ｖ
−６，Ｎ変動１分の差（Δｖｂ１ａ８−△ｖＤＤ−△ｖ
８Ｓ）だけレベルシフトする。その結果、アンプ動作状
態になったときの反転ト、ランジスタアンプＩ６・１７
の入力電圧は、ＶＩ −ＶＲ＋ Ｖｂｉａｓ＋△Ｖｂｉ
ａ、ｓとなる。まだ、このときはアンプ１６・１７に電
源電流は流れないからＶＤＤ、ＶＳＳの変動は起きず、
バイアス電圧はレベルシフトしない。以上の結果、△ｖ
ｂｉａ８なる入カオフセノト誤差がコンパレータ出力に
生じ、これがＡ／Ｄ変換精度の劣化として表われる。
この問題に関し、電源配線パターンを広くして低抵抗化
することにより、バイアス電圧の変動量を小さくする対
策が考えられるが、素子設計上パターン幅には限界があ
り、より高精度化するためには充分ではない。
することにより、バイアス電圧の変動量を小さくする対
策が考えられるが、素子設計上パターン幅には限界があ
り、より高精度化するためには充分ではない。
この発明は上述した従来の問題点に鑑みなされたもので
、チョッパ型コンパレータの電源接続パターンの影響を
受けることなく、高精度な変換特性を実現できるように
したＡ／Ｄ変換装置を提供することを目的とする。
、チョッパ型コンパレータの電源接続パターンの影響を
受けることなく、高精度な変換特性を実現できるように
したＡ／Ｄ変換装置を提供することを目的とする。
課題を解決するための手段
上記の問題点を解決するために本発明では、チョッパ型
コンパレータの反転トランジスタアンプと同一の電源電
流が流れるダミートランジスタアンプを各反転トランジ
スタアンプと並列に接続し、そのダミートランジスタア
ンプを反転トランジスタアンプと逆相のタイミングでバ
イアス状態にする構成を付加した。
コンパレータの反転トランジスタアンプと同一の電源電
流が流れるダミートランジスタアンプを各反転トランジ
スタアンプと並列に接続し、そのダミートランジスタア
ンプを反転トランジスタアンプと逆相のタイミングでバ
イアス状態にする構成を付加した。
作用
前記反転トランジスタアンプに電源電流が流れるタイミ
ングでは前記ダミートランジスタアンプには電源電流は
流れず、前記反転トランジスタアンプに電源電流が流れ
ないタイミングでは前記ダミートランジスタアンプに電
源電流が流れる。しだがって前記反転トランジスタアン
プと前記ダミートランジスタアンプとの並列回路として
見ると、ここには一定の電源電流が流れ続けることにな
るので、前記反転トランジスタアンプのバイアス電圧の
変動は生じない。
ングでは前記ダミートランジスタアンプには電源電流は
流れず、前記反転トランジスタアンプに電源電流が流れ
ないタイミングでは前記ダミートランジスタアンプに電
源電流が流れる。しだがって前記反転トランジスタアン
プと前記ダミートランジスタアンプとの並列回路として
見ると、ここには一定の電源電流が流れ続けることにな
るので、前記反転トランジスタアンプのバイアス電圧の
変動は生じない。
実施例
第１図は本発明のＡ／Ｄ変換装置の単位構成要素である
改良されたチョッパ型コンパレータを示している。第１
図の回路構成は、第４図に示した従来回路にダミートラ
ンジスタアンプ９・ｌＯとこれの動作モードを制御する
アナログスイッチ４・５を付加したものである。つまり
第４図の構成は本実施例もまったく同じであシ、これに
ついては既に詳しく説明しているので、以下では本発明
により追加した構成部分を中心にして説明する。なお、
第２図に示したＡ／Ｄ変換装置の全体的な構成と、第３
図に示したチョッパ型コンパレータの動作タイミングは
本実施例についても共通して当てはまる。
改良されたチョッパ型コンパレータを示している。第１
図の回路構成は、第４図に示した従来回路にダミートラ
ンジスタアンプ９・ｌＯとこれの動作モードを制御する
アナログスイッチ４・５を付加したものである。つまり
第４図の構成は本実施例もまったく同じであシ、これに
ついては既に詳しく説明しているので、以下では本発明
により追加した構成部分を中心にして説明する。なお、
第２図に示したＡ／Ｄ変換装置の全体的な構成と、第３
図に示したチョッパ型コンパレータの動作タイミングは
本実施例についても共通して当てはまる。
第１図において、ダミートランジスタアンプを構成する
２つのＭＯＳトランジスタ９・１０は、反転トランジス
タアンプを構成する２・りのＭＯＳトランジスタ１６・
１７と同一特性のもので、ダミートランジスタアンプ９
・ＩＯと反転トランジスタアンプ１（５・１７と並列に
電源ＶＤＤＮＶＳＳに接続されている。
２つのＭＯＳトランジスタ９・１０は、反転トランジス
タアンプを構成する２・りのＭＯＳトランジスタ１６・
１７と同一特性のもので、ダミートランジスタアンプ９
・ＩＯと反転トランジスタアンプ１（５・１７と並列に
電源ＶＤＤＮＶＳＳに接続されている。
スイッチ４はダミートランジスタアンプ９・１０の入出
力間に接続され、クロックφ２によってオン・オフされ
る。またスイッチ５はダミートランジスタアンプ９・１
０の入力とＶＳＳ間に接続され、クロックφ２によって
オン・オフされる。
力間に接続され、クロックφ２によってオン・オフされ
る。またスイッチ５はダミートランジスタアンプ９・１
０の入力とＶＳＳ間に接続され、クロックφ２によって
オン・オフされる。
スイッチ１４がオンして反転トランジスタアンプ１６・
１７がバイアス動作状態になると、このアンプ１６・１
７に電源電流が流れる。このとき同時に５、スイッチ４
がオフでスイッチ５がオンになっており、ダミートラン
ジスタアンプ９・１０けアンプ動作状態でしかも入力は
ｖＳｓＫＳ定Ｋれる。そのだめダミートランジスタアン
プ９・１０には電源電流は流れない。
１７がバイアス動作状態になると、このアンプ１６・１
７に電源電流が流れる。このとき同時に５、スイッチ４
がオフでスイッチ５がオンになっており、ダミートラン
ジスタアンプ９・１０けアンプ動作状態でしかも入力は
ｖＳｓＫＳ定Ｋれる。そのだめダミートランジスタアン
プ９・１０には電源電流は流れない。
次のタイミングでスイッチ］４がオフ（−で反転トラン
ジスタアンプ１６・１７はアンプ動作状態になり、これ
には電源電流は流れない。このとき同時に、スイッチ４
がオンでスイッチ５がオフになっておシ、ダミートラン
ジスタアンプ９・１０はバイアス動作状態であり、これ
に電源電流が流れる。
ジスタアンプ１６・１７はアンプ動作状態になり、これ
には電源電流は流れない。このとき同時に、スイッチ４
がオンでスイッチ５がオフになっておシ、ダミートラン
ジスタアンプ９・１０はバイアス動作状態であり、これ
に電源電流が流れる。
このように反転トランジスタアンプ１６・１７とダミー
トランジスタアンプ９・１０とに交互に電源電流が流れ
、しかもその電流値は等しい。したがって電源配線パタ
ーンには常時同一の電流が流れ続けることになり、電源
電流が流れることによるＶＤＤの降下とＶＳＳの上昇は
常に安定して生じている。その結果、反転トランジスタ
アンプ１６・１７のバイアス電圧がバイアス動作状態と
アンプ動作状態とで変動することがなくなる。
トランジスタアンプ９・１０とに交互に電源電流が流れ
、しかもその電流値は等しい。したがって電源配線パタ
ーンには常時同一の電流が流れ続けることになり、電源
電流が流れることによるＶＤＤの降下とＶＳＳの上昇は
常に安定して生じている。その結果、反転トランジスタ
アンプ１６・１７のバイアス電圧がバイアス動作状態と
アンプ動作状態とで変動することがなくなる。
なお、ダミートランジスタアンプ９・ＩＯは反転トラン
ジスタアンプ１６・１７がアンプ動作モードのときに電
源電流を流す役割をはたすだけで、チョッパ型コンパレ
ータとしての動作は前述した通りに行なわれる。
ジスタアンプ１６・１７がアンプ動作モードのときに電
源電流を流す役割をはたすだけで、チョッパ型コンパレ
ータとしての動作は前述した通りに行なわれる。
発明の効果
以上詳細に説明したように、この発明に係るＡ／Ｄｆ換
装置換装−ては、各チョッパ型コンパレータの反転トラ
ンジスタアンプがバイアス動作状態、アンプ動作状態の
いずれになっていても、前記ダミートランジスタアンプ
の作用によって電源配線パターンには常に同一の電源電
流が流れ続けるので、電源電流がオン・オフすることに
よる各コンパレータのバイアス変動が起きなくなり、従
来より高精度なＡ／Ｄ変換特性を実現することができる
。
装置換装−ては、各チョッパ型コンパレータの反転トラ
ンジスタアンプがバイアス動作状態、アンプ動作状態の
いずれになっていても、前記ダミートランジスタアンプ
の作用によって電源配線パターンには常に同一の電源電
流が流れ続けるので、電源電流がオン・オフすることに
よる各コンパレータのバイアス変動が起きなくなり、従
来より高精度なＡ／Ｄ変換特性を実現することができる
。
第１図は本発明の一実施例によるチョッパ型コンパレー
タのｉ成因、第２図はチョッパ型コンパレータを用いた
Ａ／Ｄ変換装置の構成図、第３図はチョッパ型コンパレ
ータの動作説明図、第４図は俤来のチョッパ型コンパレ
ータの構成図である。 １６・１７・・・反転トランジスタアンプ、９・１０・
・・ダミートランジスタアンプ、１５・・・コンデンサ
、１８・・フリップフロップ１，４．５．１２．１３．
１４・・アナログスイッチ、Ｃ５〜ＣＩ６・・・コンパ
レータ。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名西 啄 藁 図 ■ＩンＦＨＶＮ ＤＤ
タのｉ成因、第２図はチョッパ型コンパレータを用いた
Ａ／Ｄ変換装置の構成図、第３図はチョッパ型コンパレ
ータの動作説明図、第４図は俤来のチョッパ型コンパレ
ータの構成図である。 １６・１７・・・反転トランジスタアンプ、９・１０・
・・ダミートランジスタアンプ、１５・・・コンデンサ
、１８・・フリップフロップ１，４．５．１２．１３．
１４・・アナログスイッチ、Ｃ５〜ＣＩ６・・・コンパ
レータ。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名西 啄 藁 図 ■ＩンＦＨＶＮ ＤＤ
Claims (1)
- チョッパ型コンパレータを複数個並べた並列型アナログ
／ディジタル変換装置において、チョッパ型コンパレー
タの反転トランジスタアンプと同一の電源電流特性を有
し、かつ反転トランジスタアンプと逆相のタイミングで
バイアス状態になるダミートランジスタアンプを前記反
転トランジスタアンプと並列接続したことを特徴とする
アナログ／ディジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26454888A JPH02111125A (ja) | 1988-10-20 | 1988-10-20 | アナログ／ディジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26454888A JPH02111125A (ja) | 1988-10-20 | 1988-10-20 | アナログ／ディジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02111125A true JPH02111125A (ja) | 1990-04-24 |
Family
ID=17404802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26454888A Pending JPH02111125A (ja) | 1988-10-20 | 1988-10-20 | アナログ／ディジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02111125A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7439780B2 (en) * | 2006-06-06 | 2008-10-21 | Oki Electric Industry Co., Ltd. | Chopper type comparator |
-
1988
- 1988-10-20 JP JP26454888A patent/JPH02111125A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7439780B2 (en) * | 2006-06-06 | 2008-10-21 | Oki Electric Industry Co., Ltd. | Chopper type comparator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0101571B1 (en) | Differential voltage amplifier | |
| JPS59126319A (ja) | チヨツパ形コンパレ−タ | |
| KR930009432B1 (ko) | 디지탈/아나로그 변환기용 전류소자 | |
| JP2768715B2 (ja) | 積分直線性エラーを補償したアナログ・ディジタル変換器およびその動作方法 | |
| US5406142A (en) | Level shifting low to high supply voltage interface circuit | |
| JPS5997220A (ja) | 電圧比較回路 | |
| JPH02111125A (ja) | アナログ／ディジタル変換装置 | |
| JPH0691462B2 (ja) | アナログカウンタ回路 | |
| US5166540A (en) | Stepped signal generating circuit | |
| JPH021408B2 (ja) | ||
| JPS61264921A (ja) | 集積化デイジタル・アナログ変換回路 | |
| JPH026679Y2 (ja) | ||
| JPS62190923A (ja) | レベル変換回路 | |
| JPH06140884A (ja) | Ｃｍｏｓ型半導体ｃｒ発振回路 | |
| JPH0360207B2 (ja) | ||
| JP3552313B2 (ja) | 昇圧回路及びこれを用いた固体撮像装置 | |
| JPH05275995A (ja) | 帰還形パルス幅変調回路 | |
| JPS5830225A (ja) | アナログ・デイジタル変換装置 | |
| JPH0846495A (ja) | チョッパ型コンパレータ | |
| JPS5955621A (ja) | 信号変換回路 | |
| JPS6396800A (ja) | Ｃｍｏｓサンプルホ−ルド回路 | |
| KR970006625B1 (ko) | 계단파 발생회로 | |
| JPH0722950A (ja) | Ａｄ変換回路 | |
| JPS58145226A (ja) | 多相クロツク発生装置 | |
| JPS60236324A (ja) | 半導体論理集積回路 |