JPH02113523A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02113523A
JPH02113523A JP26656088A JP26656088A JPH02113523A JP H02113523 A JPH02113523 A JP H02113523A JP 26656088 A JP26656088 A JP 26656088A JP 26656088 A JP26656088 A JP 26656088A JP H02113523 A JPH02113523 A JP H02113523A
Authority
JP
Japan
Prior art keywords
silicon
organic
silicoxide
oxide film
silicon surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26656088A
Other languages
English (en)
Other versions
JP2712401B2 (ja
Inventor
Kazuko Ikeda
池田 和子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26656088A priority Critical patent/JP2712401B2/ja
Publication of JPH02113523A publication Critical patent/JPH02113523A/ja
Application granted granted Critical
Publication of JP2712401B2 publication Critical patent/JP2712401B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にシリコン面
への配線コンタクトを形成する方法に関する。
〔従来の技術〕
従来、パワーMOSトランジスタやICのウェハ製造工
程においては、シリコン面に直接配線をコンタクトさせ
る工程や、ゲートや配線、抵抗等に用いたポリシリコン
に対して配線をコンタクトさせる工程がある。この場合
、シリコン面やポリシリコン面を覆う眉間絶縁膜を形成
し、この眉間絶縁膜の所要箇所をエツチングして開口部
を設け、この開口部を含む領域にアルミニウム等の金属
又はポリシリコンとアルミニウムの積層構造の配線を形
成することで、シリコンやポリシリコンに対する電気的
接続を行っている。
〔発明が解決しようとする課題〕
上述した従来の製造方法においては、高濃度の不純物を
ドープしたシリコンやポリシリコンの表面は非常に活性
なため、眉間絶縁膜をエツチングして開口部を開設した
後の保管時間や保管雰囲気の影響でシリコンやポリシリ
コンの表面に自然酸化膜が異常に成長することがある。
特に、ポリシリコンでは成長が著しい。このため、配線
はこの自然酸化膜を介して接続されることになり、コン
タクト部での抵抗が大きくなり、遅延時間が設計値に対
して延びる等の特性のばらつきが生じ、著しい場合には
動作不良が生じる等製造歩留りが低下される原因となっ
ている。
本発明はコンタクト異常により発生する特性のばらつき
や歩留り低下を解消する製造方法を提供することを目的
とする。
(!laを解決するための手段〕 本発明の半導体装置の製造方法は、不純物をドープした
シリコン表面を、シリコン表面の水分及び水酸基と反応
して有機シリコオキサイドを生成する物質で表面処理し
、その後に配線を被着形成する工程を含んでいる。
〔作用〕
上述した製造方法では、有機シリコオキサイドがシリコ
ン面における自然酸化膜の成長を抑制して該酸化膜によ
るコンタクト不良を防止し、かつ有機シリコオキサイド
は配線の被着時に飛散除去されてシリコン面と配線との
良好な接続を確保する。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図は本発明をMO3I−ランジスタの製造に適用し
た実施例である。
図において、先ずシリコン基板1にフィールド酸化膜2
を形成して素子領域を画成した後、ゲート酸化膜3を形
成し、更に燐を高濃度にドープしたポリシリコン膜を形
成し、これを所要パターンにエツチングしてポリシリコ
ンゲート4を形成する。また、このポリシリコンゲート
4を利用してシリコン基板1に不純物をドープしてソー
ス・ドレイン領域5を形成する。その上で、全面に層間
絶縁膜6を被着形成する。
次いで、図外のフォトレジストをマスクにして前記層間
絶縁膜6を選択エツチングし、コンタクトホール7を開
設する。この際のエツチングにはイオンエツチングが多
く行われるが、最終の仕上げはダメージ層の除去とエツ
チングチャンバからの汚染の除去を兼ねて、ウェットエ
ツチングでの仕上げを行う。
前記フォトレジストを除去した後、ウェハをトリメチル
クロルシランヘキサメチルシラザン等の蒸気と反応させ
、そのまま又は水洗後脱水乾燥を行う。この工程により
、シリコン基板1のソース・ドレイン領域50表面は、
水分や水酸基と反応し、5〜20人程度の非常に薄い有
機シリコオキサイドの単分子層8が形成される。この層
はシリコンと反応して生成された層であるため、極めて
安定である。
その後、コンタクトホール7を含む全面にアルミニウム
を被着しかつこれをパターニングして配線9を形成する
。また配線9の形成後には水素アニールを行う。このア
ルミニウムの被着時における加熱処理により、前記有機
シリコオキサイドの単分子層8は有機層の結合が切れて
飛散される。
このようにして製造されるMOSトランジスタでは、シ
リコン基Fi1のソース・ドレイン領域5の表面に有機
シリコオキサイド8の薄い層を形成しておくことで、そ
の後の処理において該表面に自然酸化膜が形成されるこ
とが防止される。そして、その後にアルミニウムの配線
9を形成する際にはこの有機シリコオキサイド8の膜が
除去されるため、配線9とシリコン基板1との間に酸化
膜が介在されることなく、両者を好適に接触させた接続
を行うことが可能となる。
この結果、第2図に示すように、MOS)ランジスタに
おける伝達遅延時間のばらつきを略100%に改善する
ことが可能となり、特性の安定化を図るとともに、製造
歩留りを改善できる。
ここで、前記実施例ではシリコン基板の表面の不純物ド
ープ面に本発明を適用した例を示しているが、不純物を
高濃度にドープしたポリシリコンの表面に配線を接続す
る場合も同様にして本発明を適用することができる。
また、コンタクト面にアルミニウムアロイスパイク防止
用のポリシリコンを付着した後アルミニウムを蒸着する
ようにしてもよい。このようにポリシリコンを付着して
も、酸化膜の異常成長を抑制でき、同様の効果を得るこ
とができる。
〔発明の効果〕
以上説明したように本発明は、不純物をドープしたシリ
コン表面を水分及び水酸基と反応して有機シリコオキサ
イドを生成する物質で表面処理しているので、有機シリ
コオキサイドがシリコン面における自然酸化膜の成長を
抑制しシリコン面と配線との良好な接続を確保し、半導
体装置における特性のばらつきを解消し、かつ製造歩留
りを向上することができるという効果が得られる。
【図面の簡単な説明】
第1図は本発明の製造方法の一実施例を示す縦断面図、
第2図は本発明と従来の伝達遅延時間の特性を比較する
図である。 ■・・・シリコン基板、2・・・フィールド酸化膜、3
・・・ゲート酸化膜、4・・・ポリシリコンゲート、5
・・・ソース・ドレイン領域、6・・・層間絶縁膜、7
・・・コンタクトホール、8・・・有機シリコオキサイ
ド膜、9・・・アルミニウム配線。 第2

Claims (1)

    【特許請求の範囲】
  1. 1、不純物をドープしたシリコン表面上を露呈し、この
    露呈面に配線を接続する工程において、露呈されたシリ
    コン面をシリコン表面の水分及び水酸基と反応して有機
    シリコオキサイドを生成する物質で表面処理し、その後
    に配線を被着形成することを特徴とする半導体装置の製
    造方法。
JP26656088A 1988-10-22 1988-10-22 半導体装置の製造方法 Expired - Lifetime JP2712401B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26656088A JP2712401B2 (ja) 1988-10-22 1988-10-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26656088A JP2712401B2 (ja) 1988-10-22 1988-10-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH02113523A true JPH02113523A (ja) 1990-04-25
JP2712401B2 JP2712401B2 (ja) 1998-02-10

Family

ID=17432533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26656088A Expired - Lifetime JP2712401B2 (ja) 1988-10-22 1988-10-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2712401B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5312776A (en) * 1991-11-18 1994-05-17 Matsushita Electric Industrial Co., Ltd. Method of preventing the corrosion of metallic wirings
US5391913A (en) * 1991-12-27 1995-02-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JPH07263546A (ja) * 1994-03-18 1995-10-13 Nec Corp 半導体装置の製造方法
JP2002141501A (ja) * 2000-11-01 2002-05-17 Fuji Electric Co Ltd トレンチ型半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5312776A (en) * 1991-11-18 1994-05-17 Matsushita Electric Industrial Co., Ltd. Method of preventing the corrosion of metallic wirings
US5391913A (en) * 1991-12-27 1995-02-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JPH07263546A (ja) * 1994-03-18 1995-10-13 Nec Corp 半導体装置の製造方法
JP2002141501A (ja) * 2000-11-01 2002-05-17 Fuji Electric Co Ltd トレンチ型半導体装置の製造方法

Also Published As

Publication number Publication date
JP2712401B2 (ja) 1998-02-10

Similar Documents

Publication Publication Date Title
JPS6260812B2 (ja)
JPS6260817B2 (ja)
JP3626773B2 (ja) 半導体デバイスの導電層、mosfet及びそれらの製造方法
US6417052B1 (en) Fabrication process for semiconductor device
JP3321864B2 (ja) 半導体装置とその製法
CA1131796A (en) Method for fabricating mos device with self-aligned contacts
JP2712401B2 (ja) 半導体装置の製造方法
JPS598065B2 (ja) Mos集積回路の製造方法
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
JPH0682652B2 (ja) シリコン熱酸化膜の形成方法
JPH09148326A (ja) 半導体素子およびその製造方法
JPH02186625A (ja) 半導体装置の製造方法
JP3149169B2 (ja) 半導体装置の製造方法
JPH0492425A (ja) 半導体装置の製造方法
JPH01235337A (ja) 半導体装置の製造方法
JPS6262555A (ja) 半導体装置
JPS63170922A (ja) 配線方法
JPS5832434A (ja) 半導体装置の製造方法
JP2913681B2 (ja) 半導体集積回路装置
JPS5838936B2 (ja) ハンドウタイシユウセキカイロソウチ
JPH03239348A (ja) 半導体装置及びその製造方法
JPS5826177B2 (ja) 半導体装置の製造方法
JPH01184949A (ja) 半導体装置の製造方法
JPS63177454A (ja) 半導体装置の製造方法
JPH0274031A (ja) 半導体装置の製造方法