JPH021135A - 縦型ｍｏｓ電界効果トランジスタ - Google Patents
縦型ｍｏｓ電界効果トランジスタInfo
- Publication number
- JPH021135A JPH021135A JP14217788A JP14217788A JPH021135A JP H021135 A JPH021135 A JP H021135A JP 14217788 A JP14217788 A JP 14217788A JP 14217788 A JP14217788 A JP 14217788A JP H021135 A JPH021135 A JP H021135A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate electrode
- gate
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はスイッチング機器等に使用される縦型ＭＯ８電
界効果トランジスタ（以下縦型ＭＯＳＦＥＴと記す）に
関するものである。
界効果トランジスタ（以下縦型ＭＯＳＦＥＴと記す）に
関するものである。
従来の技術
縦型ＭＯ８ＦＥＴは、高速でしかも広い安全動作領域を
もち、高耐圧化、大電流化が容易であるなど、特に電力
用スイッチング素子として、スイッチング電源を始めと
して幅広い分野で利用されている。
もち、高耐圧化、大電流化が容易であるなど、特に電力
用スイッチング素子として、スイッチング電源を始めと
して幅広い分野で利用されている。
従来の縦型ＭＯ８ＦＥＴは第２図に示すような断面構造
である。図示する縦型ＭＯ８ＦＥＴがｎチャンネル型で
あるものとして以下に詳しく説明する。
である。図示する縦型ＭＯ８ＦＥＴがｎチャンネル型で
あるものとして以下に詳しく説明する。
この縦型ＭＯ８ＦＥＴは、１の領域が活性領域の部分で
あり実際のＦＥＴとして動作する。また２の部分は、活
性領域１の端部に位置するフィールド酸化膜領域であり
、具体的にはゲート又はドレインのワイヤーボンディン
グ領域、或いは、チップ周辺部のフィールド酸化膜領域
である。
あり実際のＦＥＴとして動作する。また２の部分は、活
性領域１の端部に位置するフィールド酸化膜領域であり
、具体的にはゲート又はドレインのワイヤーボンディン
グ領域、或いは、チップ周辺部のフィールド酸化膜領域
である。
この縦型ＭＯ８ＦＥＴは、ドレイン領域３となる低不純
物濃度のｎ形のシリコン半導体基板中に、Ｐ形拡散領域
によるチャンネル領域４が形成され、このチャンネル領
域の中にｎ形のソース領域５が形成されるとともに、チ
ャンネル領域４とドレイン領域３の表面にゲート酸化膜
６が形成され、さらにゲート酸化膜６の上にゲート電極
７が形成され、ソース領域５およびチャンネル形成用領
域４にまたがってソース電極８が形成され、そのソース
電極８とゲート電極７の間に層間絶縁膜９が形成され、
シリコン半導体基板の裏面にドレイン電極１０が形成さ
れた構造である。
物濃度のｎ形のシリコン半導体基板中に、Ｐ形拡散領域
によるチャンネル領域４が形成され、このチャンネル領
域の中にｎ形のソース領域５が形成されるとともに、チ
ャンネル領域４とドレイン領域３の表面にゲート酸化膜
６が形成され、さらにゲート酸化膜６の上にゲート電極
７が形成され、ソース領域５およびチャンネル形成用領
域４にまたがってソース電極８が形成され、そのソース
電極８とゲート電極７の間に層間絶縁膜９が形成され、
シリコン半導体基板の裏面にドレイン電極１０が形成さ
れた構造である。
なお、縦型ＭＯ８ＦＥＴ端部のフィールド酸化膜領域２
には、ワイヤーボンド時のボンディングダメージの吸収
、或いはドレイン・ソース間の耐圧の安定性のため、ゲ
ート酸化膜６より数倍から十倍程度厚いフィールド酸化
膜１１が形成されている。さらにこの厚いフィールド酸
化膜１１の上にゲート電極７が部分的に延長されたり、
ゲート電極用のポンディングパッド電極が形成された構
造となっている。
には、ワイヤーボンド時のボンディングダメージの吸収
、或いはドレイン・ソース間の耐圧の安定性のため、ゲ
ート酸化膜６より数倍から十倍程度厚いフィールド酸化
膜１１が形成されている。さらにこの厚いフィールド酸
化膜１１の上にゲート電極７が部分的に延長されたり、
ゲート電極用のポンディングパッド電極が形成された構
造となっている。
この構造の縦型ＭＯＳＦＥＴではチャンネル領域４とゲ
ート酸化膜６との界面にチャンネルができ、電子はソー
ス領域５からチャンネルを通ってドレイン領域３へ向い
、さらにドレイン領域３を縦方向にドレイン電極１０に
向って流れる。
ート酸化膜６との界面にチャンネルができ、電子はソー
ス領域５からチャンネルを通ってドレイン領域３へ向い
、さらにドレイン領域３を縦方向にドレイン電極１０に
向って流れる。
発明が解決しようとする課題
この構造では、ゲート酸化膜６と厚いフィールド酸化膜
１１の境界部分１２においてピンホールが発生したり、
酸化膜厚が薄くなるため、この境界部分１２の上のゲー
ト電極６とドレイン領域３の間がショートしたり、ゲー
トとドレイン間の絶縁耐圧が低下するという問題があっ
た。
１１の境界部分１２においてピンホールが発生したり、
酸化膜厚が薄くなるため、この境界部分１２の上のゲー
ト電極６とドレイン領域３の間がショートしたり、ゲー
トとドレイン間の絶縁耐圧が低下するという問題があっ
た。
課題を解決するための手段
本発明の縦型ＭＯＳＦＥＴは、上記の問題を排除するも
のであって、ゲート酸化膜とフィールド酸化膜による酸
化膜の段差のない平坦なゲート酸化膜上の部分にのみゲ
ート電極が形成された構造のものである。
のであって、ゲート酸化膜とフィールド酸化膜による酸
化膜の段差のない平坦なゲート酸化膜上の部分にのみゲ
ート電極が形成された構造のものである。
作用
この構造によれば、欠陥が発生しやすい酸化膜厚の異な
る酸化膜境界部分の上にゲート電極が形成されていない
ため、たとえその部分の酸化膜にピンホールが発生して
もゲート電極と半導体基板のショートや絶縁耐圧の低下
という問題が発生しない。
る酸化膜境界部分の上にゲート電極が形成されていない
ため、たとえその部分の酸化膜にピンホールが発生して
もゲート電極と半導体基板のショートや絶縁耐圧の低下
という問題が発生しない。
実施例
本発明の縦型ＭＯ８ＦＥＴの実施例について、第１図に
示したｎチャンネル縦型ＭＯ８ＦＥＴの断面構造を参照
して説明する。
示したｎチャンネル縦型ＭＯ８ＦＥＴの断面構造を参照
して説明する。
この縦型ＭＯ８ＦＥＴの各部の名称及びＦＥＴの動作原
理は、第２図に示した従来例のものと同一である。
理は、第２図に示した従来例のものと同一である。
ここで本発明の縦型ＭＯＳＦＥＴのゲート電極７は、平
坦なゲート酸化膜６の上にのみ形成された構造となって
おり、酸化膜のピンホールや欠陥の発生しやすい厚いフ
ィールド酸化膜１１と薄いゲート酸化膜６の境界部には
ゲート電極が形成されていないため、ゲート電極とシリ
コンとのショート等の不都合が生じない。なおゲート電
極につながるポンディングパッド電極や配線層は層間絶
縁膜９に形成されたコンタクトホールを通して、フィー
ルド酸化膜１１の上に形成される。
坦なゲート酸化膜６の上にのみ形成された構造となって
おり、酸化膜のピンホールや欠陥の発生しやすい厚いフ
ィールド酸化膜１１と薄いゲート酸化膜６の境界部には
ゲート電極が形成されていないため、ゲート電極とシリ
コンとのショート等の不都合が生じない。なおゲート電
極につながるポンディングパッド電極や配線層は層間絶
縁膜９に形成されたコンタクトホールを通して、フィー
ルド酸化膜１１の上に形成される。
本発明の縦型ＭＯ８ＦＥＴによると、ゲート電極は均一
で欠陥の少ないゲート酸化膜の上にのみ形成されている
ため、ゲートとシリコン基板とのショート不良およびそ
の絶縁耐圧の低下率が大幅に減少する。
で欠陥の少ないゲート酸化膜の上にのみ形成されている
ため、ゲートとシリコン基板とのショート不良およびそ
の絶縁耐圧の低下率が大幅に減少する。
第３図は、従来と本発明の縦型ＭＯ８ＦＥＴについて、
ゲート酸化膜厚に対するゲート電極とシリコン基板間の
ショート不良率を比較したものである。これより、ゲー
ト酸化膜厚が１１００ｎ以下の場合について、膜厚が薄
くなるにつれショート不良率の差は顕著に表われてくる
。特に最近注目されている５０ｎｍ程度の膜厚では、そ
の差は５０％以上にもなる。
ゲート酸化膜厚に対するゲート電極とシリコン基板間の
ショート不良率を比較したものである。これより、ゲー
ト酸化膜厚が１１００ｎ以下の場合について、膜厚が薄
くなるにつれショート不良率の差は顕著に表われてくる
。特に最近注目されている５０ｎｍ程度の膜厚では、そ
の差は５０％以上にもなる。
第４図は、従来と本発明の縦型ＭＯ８ＦＥＴについてゲ
ート酸化膜厚とその絶縁耐圧を比較したものである。こ
れより従来構造の場合は、ゲート酸化膜厚が１１００ｎ
より薄くなると耐圧が低下するものが多くなり、そのば
らつきも大きくなる。しかし本発明のものは、耐圧のば
らつきが非常に小さ（、本来の酸化膜厚で決定される耐
圧が安定して得られている。
ート酸化膜厚とその絶縁耐圧を比較したものである。こ
れより従来構造の場合は、ゲート酸化膜厚が１１００ｎ
より薄くなると耐圧が低下するものが多くなり、そのば
らつきも大きくなる。しかし本発明のものは、耐圧のば
らつきが非常に小さ（、本来の酸化膜厚で決定される耐
圧が安定して得られている。
発明の効果
本発明の縦型ＭＯＳＦＥＴによれば、ゲート電極をゲー
ト酸化膜の上にのみ形成するためゲート電極とドレイン
領域間のショートをなくし、ゲート絶縁耐圧を高めるこ
とができる。
ト酸化膜の上にのみ形成するためゲート電極とドレイン
領域間のショートをなくし、ゲート絶縁耐圧を高めるこ
とができる。
第１図は本発明の縦型ＭＯ８ＦＥＴの実施例を示す断面
構造図、第２図は従来の縦型ＭＯ８ＦＥＴを示す断面構
造図、第３図はゲート酸化膜厚に対するゲート電極とシ
リコン基板間のショート不良率の関係を示したグラフ、
第４図はゲート酸化膜厚とその絶縁耐圧との関係を比較
したグラフである。 １・・・・・・縦型ＭＯＳＦＥＴの活性領域、２・・・
・・・フィールド酸化膜領域、３・・・・・・ドレイン
領域、４・・・・・・チャンネル領域、５・・・・・・
ソース領域、６・・・・・・ゲート酸化膜、７・・・・
・・ゲート電極、８・・・・・・ソース電極、９・・・
・・・層間絶縁膜、１０・・・・・・ドレイン電極、１
１・・・・・・フィールド酸化膜、１２・・・・・・ゲ
ート酸化膜とフィールド酸化膜の境界部。 代理人の氏名 弁理士 中尾敏男 ほか１名城 ０つ
構造図、第２図は従来の縦型ＭＯ８ＦＥＴを示す断面構
造図、第３図はゲート酸化膜厚に対するゲート電極とシ
リコン基板間のショート不良率の関係を示したグラフ、
第４図はゲート酸化膜厚とその絶縁耐圧との関係を比較
したグラフである。 １・・・・・・縦型ＭＯＳＦＥＴの活性領域、２・・・
・・・フィールド酸化膜領域、３・・・・・・ドレイン
領域、４・・・・・・チャンネル領域、５・・・・・・
ソース領域、６・・・・・・ゲート酸化膜、７・・・・
・・ゲート電極、８・・・・・・ソース電極、９・・・
・・・層間絶縁膜、１０・・・・・・ドレイン電極、１
１・・・・・・フィールド酸化膜、１２・・・・・・ゲ
ート酸化膜とフィールド酸化膜の境界部。 代理人の氏名 弁理士 中尾敏男 ほか１名城 ０つ
Claims (1)
- ドレイン領域となる一導電形の半導体基板上に、同半導
体基板とは逆導電形のチャンネル領域が形成され、同チ
ャンネル領域内に一導電形のソース領域が形成され、前
記チャンネル領域と前記ドレイン領域上に均一なゲート
絶縁膜が形成され、前記ゲート絶縁膜上にのみゲート電
極が形成され、同ゲート電極の上に層間絶縁膜が形成さ
れ、同層間絶縁膜の上に前記ゲート電極とコンタクトホ
ールを通して接続されたゲート配線層が形成され、前記
半導体基板の裏面にドレイン電極が、前記ソース領域と
前記チャンネル領域にまたがってソース電極が形成され
たことを特徴とする縦型ＭＯＳ電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14217788A JPH021135A (ja) | 1988-06-09 | 1988-06-09 | 縦型ｍｏｓ電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14217788A JPH021135A (ja) | 1988-06-09 | 1988-06-09 | 縦型ｍｏｓ電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH021135A true JPH021135A (ja) | 1990-01-05 |
Family
ID=15309157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14217788A Pending JPH021135A (ja) | 1988-06-09 | 1988-06-09 | 縦型ｍｏｓ電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021135A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8853062B2 (en) | 2011-10-18 | 2014-10-07 | Samsung Display Co., Ltd. | Laser crystallization apparatus and laser crystallization method using the apparatus |
-
1988
- 1988-06-09 JP JP14217788A patent/JPH021135A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8853062B2 (en) | 2011-10-18 | 2014-10-07 | Samsung Display Co., Ltd. | Laser crystallization apparatus and laser crystallization method using the apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6713794B2 (en) | Lateral semiconductor device | |
| WO1993023878A1 (fr) | Dispositif semiconducteur | |
| US4901124A (en) | Conductivity modulated MOSFET | |
| US6504208B2 (en) | Power MOSFET device, structures employing the same and methods of fabrication | |
| JPH02143566A (ja) | 二重拡散形絶縁ゲート電界効果トランジスタ | |
| JPH021135A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JPH03104169A (ja) | 半導体装置 | |
| JPH01309380A (ja) | 絶縁ゲート形半導体装置 | |
| EP0109692A1 (en) | Semiconductor device for a MOSFET | |
| JPH0222868A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JP3376294B2 (ja) | 半導体装置 | |
| JPH04127574A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
| JPH01238172A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPS5898969A (ja) | 半導体装置 | |
| JPH03120830A (ja) | 半導体装置 | |
| JPH07221291A (ja) | 半導体装置及びその製造方法 | |
| JPH01114079A (ja) | 半導体装置 | |
| JPS60154671A (ja) | 半導体装置 | |
| JP3392496B2 (ja) | 電力用半導体装置 | |
| JP3095912B2 (ja) | 半導体集積回路装置 | |
| JPS6355976A (ja) | 電界効果半導体装置 | |
| JPH0244776A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH0394472A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JPH04107865A (ja) | 半導体装置 | |
| JPH01236656A (ja) | 半導体装置 |