JPH02113641A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH02113641A JPH02113641A JP26655588A JP26655588A JPH02113641A JP H02113641 A JPH02113641 A JP H02113641A JP 26655588 A JP26655588 A JP 26655588A JP 26655588 A JP26655588 A JP 26655588A JP H02113641 A JPH02113641 A JP H02113641A
- Authority
- JP
- Japan
- Prior art keywords
- input
- input signal
- sample
- pulse
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 238000005070 sampling Methods 0.000 abstract description 16
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 206010028980 Neoplasm Diseases 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はサンプルホールド回路に関し、特に信号対雑音
比(S/N比)が劣化した場合でも安定な動作を確保す
る回路に関する。
比(S/N比)が劣化した場合でも安定な動作を確保す
る回路に関する。
衛星通信分野で実用に供されているTDMA方式におい
て、TDMAバースト波のレベル検出を目的としてサン
プルホールド回路が使用されている。即ち、バースト波
を検波し、パルス波形に変換したのち、サンプルホール
ド回路により直流に変換し、直流電圧を検出してバース
ト波のレベルに換算している。
て、TDMAバースト波のレベル検出を目的としてサン
プルホールド回路が使用されている。即ち、バースト波
を検波し、パルス波形に変換したのち、サンプルホール
ド回路により直流に変換し、直流電圧を検出してバース
ト波のレベルに換算している。
従来のサンプルホールド回路を第2図に示す。
入力端子11に入力された入力信号は制御スイッチ1及
びコンデンサ2を基本構成とするサンプルホールド回路
に供給される。制御スイッチ1は制御端子を有し、制御
信号によりオン、オフされる。
びコンデンサ2を基本構成とするサンプルホールド回路
に供給される。制御スイッチ1は制御端子を有し、制御
信号によりオン、オフされる。
この制御信号は次のように得られる。即ち、入力信号の
一部を分岐して電圧比較器8で基準電圧発生器9の出力
電圧と比較し、基準電圧以上の場合はスイッチをオンと
する電圧を発生し、基準電圧以下の場合はスイッチをオ
フとする電圧を発生ずる。
一部を分岐して電圧比較器8で基準電圧発生器9の出力
電圧と比較し、基準電圧以上の場合はスイッチをオンと
する電圧を発生し、基準電圧以下の場合はスイッチをオ
フとする電圧を発生ずる。
したがって、制御スイッチ1は制御信号によりオン、オ
フされ、スイッチがオンされたときに入力信号をコンデ
ンサ2に導きコンデンサ2を充電して入力パルスの波高
値をサンプルする。スインチ1がオフの時は、コンデン
サ2に充電した電圧をホールドし、サンプルホールド回
路の出力端子12に直流電圧が出力される。
フされ、スイッチがオンされたときに入力信号をコンデ
ンサ2に導きコンデンサ2を充電して入力パルスの波高
値をサンプルする。スインチ1がオフの時は、コンデン
サ2に充電した電圧をホールドし、サンプルホールド回
路の出力端子12に直流電圧が出力される。
上述した従来のサンプルホールド回路では、電圧比較器
8における基準電圧発生器9の出力電圧は次のような制
約がある。即ち、広範囲な入力レベル範囲を実現するた
めには、できるだけ基準電圧を低くすることが好ましい
。一方、低いS/Nに対してはノイズマージンを得るた
めにできるだけ基準電圧を高く設定することが好ましい
。
8における基準電圧発生器9の出力電圧は次のような制
約がある。即ち、広範囲な入力レベル範囲を実現するた
めには、できるだけ基準電圧を低くすることが好ましい
。一方、低いS/Nに対してはノイズマージンを得るた
めにできるだけ基準電圧を高く設定することが好ましい
。
このため、Cバンド以上の衛星通信において、降雨時等
に入力レベルが減衰し、S/Nが劣化する場合、入力レ
ベル範囲が狭くなるという問題がある。
に入力レベルが減衰し、S/Nが劣化する場合、入力レ
ベル範囲が狭くなるという問題がある。
第3図乃至第6図の各(b)は上述の動作を図に示した
ものである。第3図(b)は高S/N高入力レベルの場
合、第4図(b)は高S/N。
ものである。第3図(b)は高S/N高入力レベルの場
合、第4図(b)は高S/N。
低入力レベルの場合、第51E(b)は低S/N。
標準入力レベルの場合、第6図(b)は第5図よりも更
にS/Nが劣化された場合である。各図において、PI
Nは入力パルス信号、■7は基準電圧発生器9から出力
される基準電圧、P、は電圧比較器8から出力されるサ
ンプリングパルスであり、制御スイッチ1を制御する。
にS/Nが劣化された場合である。各図において、PI
Nは入力パルス信号、■7は基準電圧発生器9から出力
される基準電圧、P、は電圧比較器8から出力されるサ
ンプリングパルスであり、制御スイッチ1を制御する。
第3図、第5図の場合は、サンプリングパルスが入力パ
ルス波形と同期し、入力パルスの波高値がサンプルボー
ルドされる。
ルス波形と同期し、入力パルスの波高値がサンプルボー
ルドされる。
一方、第4図の場合は、入力パルスの電圧が基準電圧以
下となり、サンプリングパルスが発生しない。また、第
6図の場合は基準電圧よりノイズレベルが高くなり、有
パルス区間以外にもサンプリングパルスを発生し、サン
プリングパルスと入力パルスの同期が外れ、正しく入力
パルスの波高値がサンプルホールドすることができない
。
下となり、サンプリングパルスが発生しない。また、第
6図の場合は基準電圧よりノイズレベルが高くなり、有
パルス区間以外にもサンプリングパルスを発生し、サン
プリングパルスと入力パルスの同期が外れ、正しく入力
パルスの波高値がサンプルホールドすることができない
。
以上のように従来のサンプルホールド回路では、入力信
号の状態によってサンプルホールドが不可能になること
がある。
号の状態によってサンプルホールドが不可能になること
がある。
本発明は低S/Nの場合、及び入力レベルが広い範囲で
変化される場合でもサンプルホールドを行うことができ
るサンプルボールド回路を提供することを目的とする。
変化される場合でもサンプルホールドを行うことができ
るサンプルボールド回路を提供することを目的とする。
本発明のサンプルホールド回路は、入力信号を基準電圧
と比較してサンプルパルスを得る制御手段の回路内に、
入力信号のパルス波形の波高値をクランプする手段を介
挿している。
と比較してサンプルパルスを得る制御手段の回路内に、
入力信号のパルス波形の波高値をクランプする手段を介
挿している。
上述した構成では、入力信号の波高値をクランプした上
で基準電圧と比較することになり、入力信号のS/Nや
入力レベルの相違にかかわらず確実にサンプリングパル
スを得ることができ、安定したサンプルホールドを行う
ことが可能となる。
で基準電圧と比較することになり、入力信号のS/Nや
入力レベルの相違にかかわらず確実にサンプリングパル
スを得ることができ、安定したサンプルホールドを行う
ことが可能となる。
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例の回路図である。図において
、入力端子11と出力端子12との間には制御スイッチ
〕、コンデンサ2.及びバッファアンプ3を接続してお
り、入力端子11に入力された入力信号はサンプルホー
ルドされて出力端子12から出力される。
、入力端子11と出力端子12との間には制御スイッチ
〕、コンデンサ2.及びバッファアンプ3を接続してお
り、入力端子11に入力された入力信号はサンプルホー
ルドされて出力端子12から出力される。
また、入力端子11から分岐された径路には、入力信号
の一部を基準電圧発生器9と比較する電圧比較器8を接
続するとともに、この前段にはバッファアンプ4.コン
デンサ5.ダイオード6及びバッファアンプ7を接続し
ている。前記バッファアンプ4は入力信号をインピーダ
ンス変換する。コンデンサ5とダイオード6ばダイオー
ドクランプ回路を構成して入力信号の波高値をクランプ
する。バッファアンプ7は信号を再びインピーダンス変
換する。更に、電圧比較器8は信号を基準電圧9と比較
し、その出力信号はサンプリングパルスとして前記制御
スイッチ1の制御端子へ出力する。
の一部を基準電圧発生器9と比較する電圧比較器8を接
続するとともに、この前段にはバッファアンプ4.コン
デンサ5.ダイオード6及びバッファアンプ7を接続し
ている。前記バッファアンプ4は入力信号をインピーダ
ンス変換する。コンデンサ5とダイオード6ばダイオー
ドクランプ回路を構成して入力信号の波高値をクランプ
する。バッファアンプ7は信号を再びインピーダンス変
換する。更に、電圧比較器8は信号を基準電圧9と比較
し、その出力信号はサンプリングパルスとして前記制御
スイッチ1の制御端子へ出力する。
この構成によれば、入力端子11に入力されて分岐され
た入力信号は、ダイオードクランプ回路において正の波
高値が約−0,7■にクランプされ、入力信号のパルス
電圧によらず一定となる。したがって、電圧比較器8に
おける基準電圧発生器9の出力電圧をクランプ電圧より
も低くかつ漸近した電圧に選択することにより、広い入
力電圧範囲にわたって入力パルス波形とサンプリングパ
ルスを同期させることができ、入力パルスの波高値をサ
ンプルホールドできる。
た入力信号は、ダイオードクランプ回路において正の波
高値が約−0,7■にクランプされ、入力信号のパルス
電圧によらず一定となる。したがって、電圧比較器8に
おける基準電圧発生器9の出力電圧をクランプ電圧より
も低くかつ漸近した電圧に選択することにより、広い入
力電圧範囲にわたって入力パルス波形とサンプリングパ
ルスを同期させることができ、入力パルスの波高値をサ
ンプルホールドできる。
第3図乃至第6図の各(a)は」二辺の動作を図に示し
たものである。第3図(a)は高S/N高入力レベルの
場合、第4図(a)は高S/N。
たものである。第3図(a)は高S/N高入力レベルの
場合、第4図(a)は高S/N。
低入力レベルの場合、第5図(a)は低S/N。
標準入力レベルの場合、第6図(a)は第5回よりも更
にS/Nが劣化された場合である。
にS/Nが劣化された場合である。
第3図から第5図では、いずれの場合でもサンプリング
パルスが入力パルス波形と同期し、入力パルスの波高値
がサンプルホールドされることが判る。
パルスが入力パルス波形と同期し、入力パルスの波高値
がサンプルホールドされることが判る。
一方、第6図の場合は、S/Nが劣化し、パルス波高部
分にノイズの影響が現れ、サンプリングパルスも短周期
でオン、オフするが、入力パルス波の波高部分であり、
第3図から第5図と同様にサンプリングパルスが入力パ
ルス波形と同期し、入力パルスの波高値がサンプルホー
ルドされる。
分にノイズの影響が現れ、サンプリングパルスも短周期
でオン、オフするが、入力パルス波の波高部分であり、
第3図から第5図と同様にサンプリングパルスが入力パ
ルス波形と同期し、入力パルスの波高値がサンプルホー
ルドされる。
したがって、S/Nや入力レベルの状態にかかわらず確
実にサンプルホールドを行うことが可能となる。
実にサンプルホールドを行うことが可能となる。
以上説明したように本発明は、入力信号を基準電圧と比
較してサンプルパルスを得る回路内に入力信号のパルス
波形の波高値をクランプする手段を介挿しているので、
入力信号の波高値をクランプした上で基準電圧と比較し
てサンプリングパルスを得ることになり、入力信号のS
/Nや入力レベルの相違にかかわらず確実にサンプリン
グパルスを得ることができ、安定したサンプルホールド
を行うことができる効果がある。
較してサンプルパルスを得る回路内に入力信号のパルス
波形の波高値をクランプする手段を介挿しているので、
入力信号の波高値をクランプした上で基準電圧と比較し
てサンプリングパルスを得ることになり、入力信号のS
/Nや入力レベルの相違にかかわらず確実にサンプリン
グパルスを得ることができ、安定したサンプルホールド
を行うことができる効果がある。
第1図は本発明のサンプルホールド回路の一実施例の回
路図、第2図は従来のサンプルホールド回路の回路図、
第3図乃至第6図は種々の入力信号とそのサンプリング
パルスを示しており、各図(a)は本発明の回路におけ
る信号状態、各図(b)は従来の回路における信号状態
を夫々示している。 1・・・制御スイッチ、2・・・コンデンサ、3・・・
バッファアンプ、4・・・バッファアンプ、5・・・コ
ンデンサ、6・・・ダイオード、7・・・バッファアン
プ、8・・・電圧比較器、9・・・基準電圧発生器、】
1・・・入力端子、12・・・出力端子、■□・・・基
準電圧、PIN・・・入力パルス、P、・・・サンプリ
ングパルス。 第 図 第 図 第3 (a) 図 IN (b) IN (a) P(、 (b) IN −四点 渦一腫P5
路図、第2図は従来のサンプルホールド回路の回路図、
第3図乃至第6図は種々の入力信号とそのサンプリング
パルスを示しており、各図(a)は本発明の回路におけ
る信号状態、各図(b)は従来の回路における信号状態
を夫々示している。 1・・・制御スイッチ、2・・・コンデンサ、3・・・
バッファアンプ、4・・・バッファアンプ、5・・・コ
ンデンサ、6・・・ダイオード、7・・・バッファアン
プ、8・・・電圧比較器、9・・・基準電圧発生器、】
1・・・入力端子、12・・・出力端子、■□・・・基
準電圧、PIN・・・入力パルス、P、・・・サンプリ
ングパルス。 第 図 第 図 第3 (a) 図 IN (b) IN (a) P(、 (b) IN −四点 渦一腫P5
Claims (1)
- 1、入力端子と出力端子との間に制御スイッチとコンデ
ンサを接続し、かつ入力端子から分岐される径路に入力
信号を基準電圧と比較して前記制御スイッチをオン、オ
フ制御する手段を設けてなるサンプルホールド回路にお
いて、前記分岐された径路に、入力パルス波形の波高値
をクランプする手段を介挿したことを特徴とするサンプ
ルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26655588A JPH0828689B2 (ja) | 1988-10-22 | 1988-10-22 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26655588A JPH0828689B2 (ja) | 1988-10-22 | 1988-10-22 | サンプルホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02113641A true JPH02113641A (ja) | 1990-04-25 |
| JPH0828689B2 JPH0828689B2 (ja) | 1996-03-21 |
Family
ID=17432468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26655588A Expired - Lifetime JPH0828689B2 (ja) | 1988-10-22 | 1988-10-22 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828689B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11349464B2 (en) | 2018-07-26 | 2022-05-31 | Hioki E.E. Corporation | Waveform shaping circuit, signal generation apparatus, and signal reading system |
-
1988
- 1988-10-22 JP JP26655588A patent/JPH0828689B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828689B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0782278B1 (en) | Signal processing method | |
| US6912009B2 (en) | Data slice circuit separating data added to a signal superposed on a video signal based on slice level | |
| US5216509A (en) | Sampler hold circuit for CCD image-sensor signal | |
| US5798802A (en) | Video signal clamping circuit | |
| US6977692B2 (en) | Alternative video sync detector | |
| US5341173A (en) | Automatic gain control circuit | |
| US5867222A (en) | Video sync signal slicing using variable gain control | |
| JPH0250677B2 (ja) | ||
| US4621288A (en) | Reference time detecting circuit | |
| EP0651565B1 (en) | Circuit for compensating the drift of the level of the direct current of a video signal | |
| JPH0828689B2 (ja) | サンプルホールド回路 | |
| JPS6272278A (ja) | 同期信号分離装置 | |
| JPH021425B2 (ja) | ||
| JPH0225314B2 (ja) | ||
| JP2861191B2 (ja) | Ccd信号処理装置 | |
| KR100433071B1 (ko) | 비디오신호클램핑회로 | |
| JPH0419880Y2 (ja) | ||
| RU1824587C (ru) | Осциллограф | |
| JPS61208385A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
| JPS6359279A (ja) | 自動利得制御用検波回路 | |
| JP2993018B2 (ja) | 同期分離回路 | |
| JPH0698199A (ja) | 映像信号クランプ回路 | |
| JPH04132412A (ja) | クランプ回路 | |
| JPH03212090A (ja) | パイロット信号挿入装置 | |
| JPS61120585A (ja) | 同期信号分離・クランプ装置 |