JPH0211792Y2 - - Google Patents
Info
- Publication number
- JPH0211792Y2 JPH0211792Y2 JP5751383U JP5751383U JPH0211792Y2 JP H0211792 Y2 JPH0211792 Y2 JP H0211792Y2 JP 5751383 U JP5751383 U JP 5751383U JP 5751383 U JP5751383 U JP 5751383U JP H0211792 Y2 JPH0211792 Y2 JP H0211792Y2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plate
- pellet
- main electrode
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims 1
- 239000008188 pellet Substances 0.000 description 20
- 230000003068 static effect Effects 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229920002379 silicone rubber Polymers 0.000 description 4
- 239000004945 silicone rubber Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 238000012958 reprocessing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置の電極に関するものであ
る。 サイリスタ、ダイオードなどの静特性、例えば
半導体装置のベベル面チエツクや拡散状態チエツ
クなどを行う場合はペレツトで行うかあるいはペ
レツトを組み込んだ半導体装置で行うかいずれか
の状態で行われる。これらを半導体装置としての
サイリスタを例にとり第１図を参照して説明す
る。 第１図は従来のサイリスタの一例を示す断面図
である。なお、サイリスタの構成の詳細な説明は
後述する本考案の説明のとき示すため、ここでは
省略する。 まず、ペレツトの状態で静特性をチエツクする
場合について説明する。 第１図において、半導体基板としての例えばシ
リコン基板（以下Si基板という）１の下側にはア
ルミニウム合金層２を介してアノード電極３が備
えられている。また、Si基板１の上側には中央部
分にゲート電極４、その両側にゲート電極４を囲
む補助ゲート電極５、更にその両側に補助ゲート
電極５を囲む主電極としてのカソード電極６が備
えられている。また、Si基板１の側面はベベル形
状を得るためにラツプ加工が施され、更にエツチ
ング加工によつて半ミラー化されたベベル面１ａ
が形成されている。 かようなものから構成されるペレツト７を用い
て、例えばベベル面１ａの不良チエツクを行う場
合にはカソード電極６、アノード電極３間に電圧
を印加せしめて耐圧チエツクが行われる。 このとき、印加せしめる測定端子をそれぞれの
電極に接触させなければならない。このことは電
極表面に傷をつけやすく、特にカソード電極６の
表面にモリブデン板、タングステン板などの電極
板、例えばモリブデン板（以下Mo板という）８
を圧接せしめなければならず、傷がついていると
密着性を悪くする。傷がついているものにMo板
８を加圧圧接せしめて大電流を流した場合には電
流の局部集中が発生することがあり、傷の程度に
よつてはサイリスタを破壊させてしまう。 よつて、ペレツト７の状態で静特性のチエツク
は余り行われず、以下に説明するペレツト７をシ
ールに組み込んだ状態でのチエツクが一般的によ
く行われている。 次に、この状態での説明をする。すなわち、ベ
ベル面１ａに保護用のシリコンゴム９が塗着され
る。更に、ペレツト７のカソード電極６の表面に
Mo板８が乗せられる。Mo板８はゲート電極４、
補助ゲート電極５の表面に接触しないようにゲー
ト電極４の表面に対しては孔が設けられ、補助ゲ
ート電極５の表面に対してはこの電極の形状に合
わせて掘り込まれている。そして、引き出し線１
０がゲート電極４に取り付けられたのち、上下か
らシールとしての銅ポスト１１，１２で挾み、こ
れらを加圧圧接せしめることによつてサイリスタ
が得られる。 かくして、カソード電極６の表面にMo板８を
密着せしめたサイリスタの状態でベベル面１ａの
不良チエツクが行われる。 つまり、カソード電極６、アノード電極３間に
所定の電圧が印加される。このとき、ベベル面１
ａの耐圧が所定値より低い場合にはペレツト７を
シールから取り出すためにサイリスタを分解し、
且つシリコンゴム９を剥す。そして、耐圧をあげ
るためにベベル面１ａの再処理が行われる。再処
理を行つたのち、ペレツト７などをシールに封入
するためにシリコンゴム９を塗着後、シール内の
空気を窒素に置換する。 このように、耐圧不良の場合にはサイリスタを
分解したり、また窒素置換を行わなければならな
かつたり非常に手間のかかることがあつた。 本考案はかかる欠点を取り除くために考えられ
たもので、ペレツトの状態で且つ主電極に傷をつ
けなくて静特性をチエツクすることができる半導
体装置の電極を提供することにある。以下、本考
案を第２図〜第７図に基づいて説明する。 第２図〜第７図は本考案にかかるものの一実施
例の製造工程であり、図中、第１図と同符号もの
は同じ機能を有する部分を示す。 第２図はSi基板に電極を備えた状態を示す平面
図、第３図は第２図Ｘ−X′線に沿う断面図であ
り、Si基板１の下部にはアルミニウム合金層２を
形成せしめ、この層にアノード電極３を形成させ
ている。また、Si基板１の上部には所定厚さのア
ルミニウム蒸着が施される。そして、この部分の
エツチングが行われ、中央部分に円形状のゲート
電極４を形成せしめる。ゲート電極４の周囲には
主電極としてのカソード電極６′の半径のほぼ2/3
程度まで直角で且つ４方向に放射せしめる所定幅
の補助ゲート電極５を形成せしめる。更にこの電
極からSi基板１の外周端に至るまで電極を形成せ
しめ、この電極を大電流を流すカソード電極６′
と静特性のチエツクを行うことができる程度の小
面積の分離カソード電極６″に分ける。すなわち、
分離カソード電極６″はカソード電極６′の外周方
向の一部分に独立して設けられている。ここで、
カソード電極６′と分離カソード電極６″とはSi基
板１に拡散されている同じ拡散層（Si基板１の表
面を点線で囲んだ部分）１ｂの表面に設けられ
る。なお、分離カソード電極６″が設けられる位
置は実施例に限らず、大電流用のカソード電極
６′と同じ拡散層１ｂ表面であればいずれの位置
でもよい。また、面積、形状に関しても静特性の
チエツクが行え、且つ所定電流容量の目的が達成
されれば如何ようなものであつてもよい。 さて、かようなものから構成されるペレツト
７′の工程で静特性のチエツクが行われる。 つまり、ベベル面１ａの耐圧チエツクを行う場
合には分離カソード電極６″、アノード電極３間
に所定の電圧を印加せしめる。このとき、測定端
子を分離カソード電極６″に接触させたことによ
つて傷がつく。しかし、この表面には第４図、第
５図で説明する電極板を加圧圧接させないため、
大電流はこの部分を流れず電流の局部集中が起ら
ない。 また、Si基板１の拡散不良チエツクを行う場合
には分離カソード電極６″、アノード電極３間に
所定の電圧を印加せしめ、ゲート電極４に電圧を
印加せしめてオンオフ動作により判定する。 なお、アノード電極３にも測定端子によつて傷
がつくこともあるが、この表面に圧接するものが
硬いMo板に比べ軟かい銅ポストであるため問題
にならない。また、ゲート電極４にも測定端子に
よつて傷がつくことがあるが、この部分に第１図
に示したごとく引き出し線１０をボンデイングす
るために同様のことがいえる。 かくして、ペレツト７の静特性が所定の条件を
満した場合には次の工程に進む。すなわち、第４
図、第５図に示す電極板をペレツト７′の表面に
乗せ第６図、第７図の工程を経てサイリスタを製
造する。次に、これらの工程を説明する。 第４図は電極板を示す平面図、第５図は第４図
Ｙ−Y′線に沿う断面図、第６図はペレツトの表
面に電極板を乗せた状態を示す平面図、第７図は
完成したサイリスタの状態を示す断面図である。 第４図、第５図において、モリブデン板、タン
グステン板などの電極板、例えばモリブデン板
（以下Mo板という）８′は前述した分離カソード
電極６″の表面と接触しないように若干大きめに
外周方向の一部分Ｐが切り込まれている。また、
Mo板８′がゲート電極４、補助ゲート電極５の
表面と接触しないようにゲート電極４の表面に対
向する中央部分に孔Ｑが開設され、補助ゲート電
極５の表面に対向する部分には補助ゲート電極５
の表面の形状より若干大きめの掘り込みＲが設け
られている。 かくして、ペレツト７′の静特性チエツクが行
われて問題がない場合には第６図、第７図に示す
ようにベベル面１ａにシリコンゴム９を塗着せし
める。更に、上述したMo板８′をペレツト７′の
表面に乗せて位置合わせを行う。すなわち、Mo
板８′がカソード電極６′のみに接触するように乗
せる。次に、第７図に示すようにゲート電極４に
引き出し線１０を取り付け、これらのものを銅ポ
スト１１，１２で挾んで上下から加圧圧接せしめ
ることによつて良好なサイリスタを得ることがで
きる。 以上説明したように本考案によれば、ペレツト
の状態で主電極に傷をつけずに静特性のチエツク
を行うことができる。またこのとき、不良品とわ
かればペレツトの状態で再処理が行えるために、
手間のかかつた分野や窒素置換の作業を行う必要
がない。また、分離主電極と接触しないように電
極板に切り込みを入れたことによつて、従来のも
のより位置決め箇所が増し、ペレツトに乗せたと
きの合わせ精度が向上した。 よつて、本考案にかかる半導体装置の電極は主
電極の一部分に独立して分離主電極を設け、この
上に乗せる電極板と接触しないように切り込みを
入れたことによつて、静特性チエツクによる不良
品の再処理工数を大巾に低減させることができ
る。
る。 サイリスタ、ダイオードなどの静特性、例えば
半導体装置のベベル面チエツクや拡散状態チエツ
クなどを行う場合はペレツトで行うかあるいはペ
レツトを組み込んだ半導体装置で行うかいずれか
の状態で行われる。これらを半導体装置としての
サイリスタを例にとり第１図を参照して説明す
る。 第１図は従来のサイリスタの一例を示す断面図
である。なお、サイリスタの構成の詳細な説明は
後述する本考案の説明のとき示すため、ここでは
省略する。 まず、ペレツトの状態で静特性をチエツクする
場合について説明する。 第１図において、半導体基板としての例えばシ
リコン基板（以下Si基板という）１の下側にはア
ルミニウム合金層２を介してアノード電極３が備
えられている。また、Si基板１の上側には中央部
分にゲート電極４、その両側にゲート電極４を囲
む補助ゲート電極５、更にその両側に補助ゲート
電極５を囲む主電極としてのカソード電極６が備
えられている。また、Si基板１の側面はベベル形
状を得るためにラツプ加工が施され、更にエツチ
ング加工によつて半ミラー化されたベベル面１ａ
が形成されている。 かようなものから構成されるペレツト７を用い
て、例えばベベル面１ａの不良チエツクを行う場
合にはカソード電極６、アノード電極３間に電圧
を印加せしめて耐圧チエツクが行われる。 このとき、印加せしめる測定端子をそれぞれの
電極に接触させなければならない。このことは電
極表面に傷をつけやすく、特にカソード電極６の
表面にモリブデン板、タングステン板などの電極
板、例えばモリブデン板（以下Mo板という）８
を圧接せしめなければならず、傷がついていると
密着性を悪くする。傷がついているものにMo板
８を加圧圧接せしめて大電流を流した場合には電
流の局部集中が発生することがあり、傷の程度に
よつてはサイリスタを破壊させてしまう。 よつて、ペレツト７の状態で静特性のチエツク
は余り行われず、以下に説明するペレツト７をシ
ールに組み込んだ状態でのチエツクが一般的によ
く行われている。 次に、この状態での説明をする。すなわち、ベ
ベル面１ａに保護用のシリコンゴム９が塗着され
る。更に、ペレツト７のカソード電極６の表面に
Mo板８が乗せられる。Mo板８はゲート電極４、
補助ゲート電極５の表面に接触しないようにゲー
ト電極４の表面に対しては孔が設けられ、補助ゲ
ート電極５の表面に対してはこの電極の形状に合
わせて掘り込まれている。そして、引き出し線１
０がゲート電極４に取り付けられたのち、上下か
らシールとしての銅ポスト１１，１２で挾み、こ
れらを加圧圧接せしめることによつてサイリスタ
が得られる。 かくして、カソード電極６の表面にMo板８を
密着せしめたサイリスタの状態でベベル面１ａの
不良チエツクが行われる。 つまり、カソード電極６、アノード電極３間に
所定の電圧が印加される。このとき、ベベル面１
ａの耐圧が所定値より低い場合にはペレツト７を
シールから取り出すためにサイリスタを分解し、
且つシリコンゴム９を剥す。そして、耐圧をあげ
るためにベベル面１ａの再処理が行われる。再処
理を行つたのち、ペレツト７などをシールに封入
するためにシリコンゴム９を塗着後、シール内の
空気を窒素に置換する。 このように、耐圧不良の場合にはサイリスタを
分解したり、また窒素置換を行わなければならな
かつたり非常に手間のかかることがあつた。 本考案はかかる欠点を取り除くために考えられ
たもので、ペレツトの状態で且つ主電極に傷をつ
けなくて静特性をチエツクすることができる半導
体装置の電極を提供することにある。以下、本考
案を第２図〜第７図に基づいて説明する。 第２図〜第７図は本考案にかかるものの一実施
例の製造工程であり、図中、第１図と同符号もの
は同じ機能を有する部分を示す。 第２図はSi基板に電極を備えた状態を示す平面
図、第３図は第２図Ｘ−X′線に沿う断面図であ
り、Si基板１の下部にはアルミニウム合金層２を
形成せしめ、この層にアノード電極３を形成させ
ている。また、Si基板１の上部には所定厚さのア
ルミニウム蒸着が施される。そして、この部分の
エツチングが行われ、中央部分に円形状のゲート
電極４を形成せしめる。ゲート電極４の周囲には
主電極としてのカソード電極６′の半径のほぼ2/3
程度まで直角で且つ４方向に放射せしめる所定幅
の補助ゲート電極５を形成せしめる。更にこの電
極からSi基板１の外周端に至るまで電極を形成せ
しめ、この電極を大電流を流すカソード電極６′
と静特性のチエツクを行うことができる程度の小
面積の分離カソード電極６″に分ける。すなわち、
分離カソード電極６″はカソード電極６′の外周方
向の一部分に独立して設けられている。ここで、
カソード電極６′と分離カソード電極６″とはSi基
板１に拡散されている同じ拡散層（Si基板１の表
面を点線で囲んだ部分）１ｂの表面に設けられ
る。なお、分離カソード電極６″が設けられる位
置は実施例に限らず、大電流用のカソード電極
６′と同じ拡散層１ｂ表面であればいずれの位置
でもよい。また、面積、形状に関しても静特性の
チエツクが行え、且つ所定電流容量の目的が達成
されれば如何ようなものであつてもよい。 さて、かようなものから構成されるペレツト
７′の工程で静特性のチエツクが行われる。 つまり、ベベル面１ａの耐圧チエツクを行う場
合には分離カソード電極６″、アノード電極３間
に所定の電圧を印加せしめる。このとき、測定端
子を分離カソード電極６″に接触させたことによ
つて傷がつく。しかし、この表面には第４図、第
５図で説明する電極板を加圧圧接させないため、
大電流はこの部分を流れず電流の局部集中が起ら
ない。 また、Si基板１の拡散不良チエツクを行う場合
には分離カソード電極６″、アノード電極３間に
所定の電圧を印加せしめ、ゲート電極４に電圧を
印加せしめてオンオフ動作により判定する。 なお、アノード電極３にも測定端子によつて傷
がつくこともあるが、この表面に圧接するものが
硬いMo板に比べ軟かい銅ポストであるため問題
にならない。また、ゲート電極４にも測定端子に
よつて傷がつくことがあるが、この部分に第１図
に示したごとく引き出し線１０をボンデイングす
るために同様のことがいえる。 かくして、ペレツト７の静特性が所定の条件を
満した場合には次の工程に進む。すなわち、第４
図、第５図に示す電極板をペレツト７′の表面に
乗せ第６図、第７図の工程を経てサイリスタを製
造する。次に、これらの工程を説明する。 第４図は電極板を示す平面図、第５図は第４図
Ｙ−Y′線に沿う断面図、第６図はペレツトの表
面に電極板を乗せた状態を示す平面図、第７図は
完成したサイリスタの状態を示す断面図である。 第４図、第５図において、モリブデン板、タン
グステン板などの電極板、例えばモリブデン板
（以下Mo板という）８′は前述した分離カソード
電極６″の表面と接触しないように若干大きめに
外周方向の一部分Ｐが切り込まれている。また、
Mo板８′がゲート電極４、補助ゲート電極５の
表面と接触しないようにゲート電極４の表面に対
向する中央部分に孔Ｑが開設され、補助ゲート電
極５の表面に対向する部分には補助ゲート電極５
の表面の形状より若干大きめの掘り込みＲが設け
られている。 かくして、ペレツト７′の静特性チエツクが行
われて問題がない場合には第６図、第７図に示す
ようにベベル面１ａにシリコンゴム９を塗着せし
める。更に、上述したMo板８′をペレツト７′の
表面に乗せて位置合わせを行う。すなわち、Mo
板８′がカソード電極６′のみに接触するように乗
せる。次に、第７図に示すようにゲート電極４に
引き出し線１０を取り付け、これらのものを銅ポ
スト１１，１２で挾んで上下から加圧圧接せしめ
ることによつて良好なサイリスタを得ることがで
きる。 以上説明したように本考案によれば、ペレツト
の状態で主電極に傷をつけずに静特性のチエツク
を行うことができる。またこのとき、不良品とわ
かればペレツトの状態で再処理が行えるために、
手間のかかつた分野や窒素置換の作業を行う必要
がない。また、分離主電極と接触しないように電
極板に切り込みを入れたことによつて、従来のも
のより位置決め箇所が増し、ペレツトに乗せたと
きの合わせ精度が向上した。 よつて、本考案にかかる半導体装置の電極は主
電極の一部分に独立して分離主電極を設け、この
上に乗せる電極板と接触しないように切り込みを
入れたことによつて、静特性チエツクによる不良
品の再処理工数を大巾に低減させることができ
る。
第１図は従来のサイリスタの一例を示す断面
図、第２図〜第７図は本考案にかかるサイリスタ
の一実施例の各部を示す図で、第２図はSi基板に
電極を備えた状態を示す平面図、第３図は第２図
Ｘ−X′線に沿う断面図、第４図は電極板を示す
平面図、第５図は第４図Ｙ−Y′線に沿う断面図、
第６図はペレツトの表面に電極板を乗せた状態を
示す平面図、第７図は完成したサイリスタの状態
を示す断面図である。 １……Si基板（シリコン基板）、１ｂ……拡散
層、３……アノード電極、４……ゲート電極、５
……補助ゲート電極、６，６′……カソード電極、
６″……分離カソード電極、７，７′……ペレツ
ト、８，８′……Mo板（モリブデン板）。
図、第２図〜第７図は本考案にかかるサイリスタ
の一実施例の各部を示す図で、第２図はSi基板に
電極を備えた状態を示す平面図、第３図は第２図
Ｘ−X′線に沿う断面図、第４図は電極板を示す
平面図、第５図は第４図Ｙ−Y′線に沿う断面図、
第６図はペレツトの表面に電極板を乗せた状態を
示す平面図、第７図は完成したサイリスタの状態
を示す断面図である。 １……Si基板（シリコン基板）、１ｂ……拡散
層、３……アノード電極、４……ゲート電極、５
……補助ゲート電極、６，６′……カソード電極、
６″……分離カソード電極、７，７′……ペレツ
ト、８，８′……Mo板（モリブデン板）。
Claims (1)
- 半導体基板片側に拡散せしめる同じ拡散層の表
面に、主電極と該主電極の一部分に圧接されずに
済み、かつ圧接用電極板の組立位置合わせ目印と
なるように独立して設ける分離主電極とを形成せ
しめ、該分離主電極および前記主電極以外の電極
と接触しないようにその分離主電極に対応する部
分を取り除いた電極板を該主電極面に圧接せしめ
ることを特徴とする半導体装置の電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5751383U JPS59164253U (ja) | 1983-04-19 | 1983-04-19 | 半導体装置の電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5751383U JPS59164253U (ja) | 1983-04-19 | 1983-04-19 | 半導体装置の電極 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59164253U JPS59164253U (ja) | 1984-11-02 |
| JPH0211792Y2 true JPH0211792Y2 (ja) | 1990-04-03 |
Family
ID=30187814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5751383U Granted JPS59164253U (ja) | 1983-04-19 | 1983-04-19 | 半導体装置の電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59164253U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IE55753B1 (en) * | 1983-09-06 | 1991-01-02 | Gen Electric | Power semiconductor device with main current section and emulation current section |
-
1983
- 1983-04-19 JP JP5751383U patent/JPS59164253U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59164253U (ja) | 1984-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4188636A (en) | Semiconductor device having bump terminal electrodes | |
| US3608186A (en) | Semiconductor device manufacture with junction passivation | |
| JPH0414511B2 (ja) | ||
| US20080293219A1 (en) | Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer | |
| JPH06181277A (ja) | 樹脂封止型半導体装置及びその抵抗線を備えたリードフレームの製造方法 | |
| JPH0211792Y2 (ja) | ||
| US4341011A (en) | Method of manufacturing semiconductor device | |
| CN119447068A (zh) | 半导体器件以及制造方法 | |
| JP3117215B2 (ja) | 圧接型半導体装置 | |
| JP3196567B2 (ja) | 圧接平型半導体装置およびその製造方法 | |
| JPS6018845Y2 (ja) | Ｄｈｄガラス封止ダイオ−ド | |
| JPS586307B2 (ja) | 半導体装置 | |
| TW202437493A (zh) | 用於連接晶片與金屬材的鍵合結構及其製作方法 | |
| JP3963796B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07263484A (ja) | 半導体装置 | |
| JPH0212938A (ja) | 半導体素子製造方法 | |
| JPH065702A (ja) | メサ型半導体チップ用ウエハーの切断方法 | |
| JPS58128763A (ja) | 半導体装置 | |
| JPS59194466A (ja) | 半導体装置 | |
| JPS6031244A (ja) | 半導体装置 | |
| JPH10214960A (ja) | 半導体装置 | |
| JPH02275656A (ja) | 樹脂封止型半導体装置 | |
| JPS598355A (ja) | 半導体装置 | |
| JPH0945637A (ja) | 半導体装置の製造方法 | |
| JPS6095927A (ja) | 半導体装置 |