JPH02118470A - バーンイン装置 - Google Patents
バーンイン装置Info
- Publication number
- JPH02118470A JPH02118470A JP27360888A JP27360888A JPH02118470A JP H02118470 A JPH02118470 A JP H02118470A JP 27360888 A JP27360888 A JP 27360888A JP 27360888 A JP27360888 A JP 27360888A JP H02118470 A JPH02118470 A JP H02118470A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- socket
- semiconductor device
- led
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 238000012360 testing method Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 4
- 230000005856 abnormality Effects 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Multi-Conductor Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装；なの通電試験に用いるバーンイン装
置に関する。
置に関する。
従来、この種の試験装置は、固有の欠陥及び潜在的に不
良要因をもつ半導体装置を排除するために使用される一
種のスクリーニング試験装置である。
良要因をもつ半導体装置を排除するために使用される一
種のスクリーニング試験装置である。
通常、このバーンイン装置は、被試験用の半導体装置が
装填される多数のソケットが配置されたバーンインボー
ドと、この被試験用の半導体装置の電源端子と接続する
前記ソケットの端子のそれぞれに所定の電圧を印加する
電源装置とから、なっている。
装填される多数のソケットが配置されたバーンインボー
ドと、この被試験用の半導体装置の電源端子と接続する
前記ソケットの端子のそれぞれに所定の電圧を印加する
電源装置とから、なっている。
第２図は従来の一例を示すバーンインボードの模式平面
図である。このバーンインボードは、樹脂製で作られた
板１に半導体装置を実装する多数のソケット１２が取付
けられている。また、各ソケット２の電源端子を除く入
出力端子の全部の端子が互いに短絡するように接続され
、その一端は保護用抵抗４を介して電源端子３ｂに接続
されている。更に、電源端子３ａは各ソケット２の電源
端子の一つにそれぞれ接続され、各ソケット２の他の電
源端子には、それぞれに保護用抵抗４が直列（こ接続さ
れるとともに電源端子３ｂに接続されている。このバー
ンイン装置を使用する場合は、電源端子３ａ及び３ｂに
電源装置（図示せず）を接続し′：電源端子３ａに高い
電位を、電源端子３ｂに低い電位を与え、ソケット２に
挿入された半導体装置に所定の電流を、例えば数１００
時間流す、このことにより、通電後に不良になった半導
体装置は排除し、良品で残った半導体装置を製品として
出荷していた。
図である。このバーンインボードは、樹脂製で作られた
板１に半導体装置を実装する多数のソケット１２が取付
けられている。また、各ソケット２の電源端子を除く入
出力端子の全部の端子が互いに短絡するように接続され
、その一端は保護用抵抗４を介して電源端子３ｂに接続
されている。更に、電源端子３ａは各ソケット２の電源
端子の一つにそれぞれ接続され、各ソケット２の他の電
源端子には、それぞれに保護用抵抗４が直列（こ接続さ
れるとともに電源端子３ｂに接続されている。このバー
ンイン装置を使用する場合は、電源端子３ａ及び３ｂに
電源装置（図示せず）を接続し′：電源端子３ａに高い
電位を、電源端子３ｂに低い電位を与え、ソケット２に
挿入された半導体装置に所定の電流を、例えば数１００
時間流す、このことにより、通電後に不良になった半導
体装置は排除し、良品で残った半導体装置を製品として
出荷していた。
上述した従来のバーンイン装置のバーンインボードには
、半導体装置を実装する為のソケットが配線されている
だけとなっているので、半導体装置を実装した際、配線
の断線、ソケットと素子の接触不良及び実装方法のまち
がいなどにより、一部の半導体装置に電圧が印加されな
い状態にあっても、この状態を検証できないま被試験が
行なわれるという欠点がある。
、半導体装置を実装する為のソケットが配線されている
だけとなっているので、半導体装置を実装した際、配線
の断線、ソケットと素子の接触不良及び実装方法のまち
がいなどにより、一部の半導体装置に電圧が印加されな
い状態にあっても、この状態を検証できないま被試験が
行なわれるという欠点がある。
本発明の目的は、半導体装置及びバーンインボードの配
線の断線、ソケットの接触不良及び実装不良が起きても
確実にバーンイン試験が出来るバーンイン装置を提供す
ることにある。
線の断線、ソケットの接触不良及び実装不良が起きても
確実にバーンイン試験が出来るバーンイン装置を提供す
ることにある。
本発明のバーンイン装置は、被試験用の半導体装１斤が
装填される多数のソケットが配置されたバーンインボー
ドと、前記半導体装置の電源端子と接続する前記ソケッ
トの電源用端子のそれぞれに所定の電圧を印加する電源
装置とを有するバーンイン装置において、前記各電源用
端子にそれぞれ直列に接続された発光ダイオードを備え
て構成される。
装填される多数のソケットが配置されたバーンインボー
ドと、前記半導体装置の電源端子と接続する前記ソケッ
トの電源用端子のそれぞれに所定の電圧を印加する電源
装置とを有するバーンイン装置において、前記各電源用
端子にそれぞれ直列に接続された発光ダイオードを備え
て構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示ずバーンインボードの模
式平面図である。
式平面図である。
このバーンインボードを従来例のバーンインボードと異
なる点は、各々のソケット２の半導体装置の電源端子と
接続する端子に直列に発光ダイオード５が接続されてい
ることである。それ以外は従来例と同じである。このよ
うに、発光ダイオード５を取付りることにより、半導体
装置がソケット２に装填されるときに、電源端子３ａか
ら発光ダイオード５へ、発光ダイオード５から半導体装
置へ、半導体装置から保護抵抗４を通じて電源端子３ｂ
に電流の流れる径路にしたので、電源端子３ａ及び３ｂ
間に電圧が印加されたとき、ソケット２に正しく装填さ
れた半導体装置の発光ダイオード５は発光する。もし、
この発光ダイオード５が発光しないときは、ソケットも
しくは半導体装置の配線の断線、実装方法の異常がある
ことを示す。従って、半導体装置をソケット２に挿入実
装後、電圧を印加して発光ダイオードが発光するか、否
かを確認することで実装された各々の半導体装置が確実
に試験されることが出来る。
なる点は、各々のソケット２の半導体装置の電源端子と
接続する端子に直列に発光ダイオード５が接続されてい
ることである。それ以外は従来例と同じである。このよ
うに、発光ダイオード５を取付りることにより、半導体
装置がソケット２に装填されるときに、電源端子３ａか
ら発光ダイオード５へ、発光ダイオード５から半導体装
置へ、半導体装置から保護抵抗４を通じて電源端子３ｂ
に電流の流れる径路にしたので、電源端子３ａ及び３ｂ
間に電圧が印加されたとき、ソケット２に正しく装填さ
れた半導体装置の発光ダイオード５は発光する。もし、
この発光ダイオード５が発光しないときは、ソケットも
しくは半導体装置の配線の断線、実装方法の異常がある
ことを示す。従って、半導体装置をソケット２に挿入実
装後、電圧を印加して発光ダイオードが発光するか、否
かを確認することで実装された各々の半導体装置が確実
に試験されることが出来る。
以上説明したように本発明は、バーンインボードの電源
端子と半導体装置の電源端子と接続するソケットの電源
端子間の配線に発光ダイオードを直列に挿入することに
より、バーンインボードにＪｆＹ付けられる半導体装置
が確実に試験が行なわれるバーンイン装置が得られると
いう効果がある。
端子と半導体装置の電源端子と接続するソケットの電源
端子間の配線に発光ダイオードを直列に挿入することに
より、バーンインボードにＪｆＹ付けられる半導体装置
が確実に試験が行なわれるバーンイン装置が得られると
いう効果がある。
第１図は本発明の一実施例を示ずバーンインボードの模
式平面図、第２図は従来の一例を示すバーンインボード
の試験平面図である。 ］・・・板、２・・・ソケッ１へ、３ａ、３ｂ・・・電
源端子、４・・・保護用抵抗、５・・・発光ダイオード
。
式平面図、第２図は従来の一例を示すバーンインボード
の試験平面図である。 ］・・・板、２・・・ソケッ１へ、３ａ、３ｂ・・・電
源端子、４・・・保護用抵抗、５・・・発光ダイオード
。
Claims (1)
- 被試験用の半導体装置が装填される多数のソケットが配
置されたバーンインボードと、前記半導体装置の電源端
子と接続する前記ソケットの電源用端子のそれぞれに所
定の電圧を印加する電源装置とを有するバーンイン装置
において、前記各電源用端子にそれぞれ直列に接続され
た発光ダイオードを備えたことを特徴とするバーンイン
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27360888A JPH02118470A (ja) | 1988-10-28 | 1988-10-28 | バーンイン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27360888A JPH02118470A (ja) | 1988-10-28 | 1988-10-28 | バーンイン装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02118470A true JPH02118470A (ja) | 1990-05-02 |
Family
ID=17530123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27360888A Pending JPH02118470A (ja) | 1988-10-28 | 1988-10-28 | バーンイン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02118470A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04238279A (ja) * | 1991-01-23 | 1992-08-26 | Nec Corp | Ｌｓｉテスト方法 |
| US5621742A (en) * | 1992-12-22 | 1997-04-15 | Kawasaki Steel Corporation | Method and apparatus for testing semiconductor integrated circuit devices |
| CN103245900A (zh) * | 2013-04-19 | 2013-08-14 | 南通皋鑫电子股份有限公司 | 大功率高压硅堆全动态老化试验仪 |
| US9379029B2 (en) | 2012-07-18 | 2016-06-28 | Toyota Jidosha Kabushiki Kaisha | Inspection apparatus, inspection system, inspection method of semiconductor devices, and manufacturing method of inspected semiconductor devices |
| CN109507562A (zh) * | 2018-12-24 | 2019-03-22 | 南昌易美光电科技有限公司 | 一种用于灯珠老化实验的电路板及方法 |
| PL424109A1 (pl) * | 2017-12-29 | 2019-07-01 | Akademia Morska W Gdyni | Sposób i układ do pomiaru rezystancji termicznej i mocy promieniowania optycznego diody LED mocy |
-
1988
- 1988-10-28 JP JP27360888A patent/JPH02118470A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04238279A (ja) * | 1991-01-23 | 1992-08-26 | Nec Corp | Ｌｓｉテスト方法 |
| US5621742A (en) * | 1992-12-22 | 1997-04-15 | Kawasaki Steel Corporation | Method and apparatus for testing semiconductor integrated circuit devices |
| US9379029B2 (en) | 2012-07-18 | 2016-06-28 | Toyota Jidosha Kabushiki Kaisha | Inspection apparatus, inspection system, inspection method of semiconductor devices, and manufacturing method of inspected semiconductor devices |
| CN103245900A (zh) * | 2013-04-19 | 2013-08-14 | 南通皋鑫电子股份有限公司 | 大功率高压硅堆全动态老化试验仪 |
| PL424109A1 (pl) * | 2017-12-29 | 2019-07-01 | Akademia Morska W Gdyni | Sposób i układ do pomiaru rezystancji termicznej i mocy promieniowania optycznego diody LED mocy |
| CN109507562A (zh) * | 2018-12-24 | 2019-03-22 | 南昌易美光电科技有限公司 | 一种用于灯珠老化实验的电路板及方法 |
| CN109507562B (zh) * | 2018-12-24 | 2024-05-14 | 南昌易美光电科技有限公司 | 一种用于灯珠老化实验的电路板及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198756A (en) | Test fixture wiring integrity verification device | |
| US6614253B2 (en) | On-circuit board continuity tester | |
| US6043442A (en) | Handler contact checking device and a method of testing integrated circuit devices | |
| US5909124A (en) | Apparatus and method for testing a circuit board | |
| US5578919A (en) | Method of testing semiconductor device and test apparatus for the same | |
| US4841231A (en) | Test probe accessibility method and tool | |
| JPS59134841A (ja) | 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム | |
| JPH02118470A (ja) | バーンイン装置 | |
| JP7423738B2 (ja) | 自動車用のライトモジュールの電気接続アセンブリ、および方法 | |
| US4290015A (en) | Electrical validator for a printed circuit board test fixture and a method of validation thereof | |
| JPH10246748A (ja) | 配線又はパターンの検査装置 | |
| JPH04322443A (ja) | 集積回路のための開路検出器およびその検出方法 | |
| KR101350793B1 (ko) | 인쇄회로기판 통전 검사 지그 | |
| JP2004045325A (ja) | バーンインボードとバーンイン試験方法 | |
| KR0179093B1 (ko) | 테스트 어댑터 보드 체크기 | |
| JPH0412468Y2 (ja) | ||
| JPS592355B2 (ja) | 集積回路試験装置における被試験集積回路のピン接続確認方式 | |
| JP2008060162A (ja) | ランドパターンの設計の適否を試験する実装試験装置及びその実装試験方法 | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
| JPH0282634A (ja) | テープキャリア | |
| JPS5833171A (ja) | 検知方法およびそのための検知装置 | |
| KR0130119B1 (ko) | 네일 픽스춰의 테스트 핀 접촉 상태 검사 장치와 그 방법 | |
| JPS5917173A (ja) | 半導体素子の試験装置 | |
| JPH0342720Y2 (ja) | ||
| JPH02186278A (ja) | 部品測定装置 |