JPH0212051B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、増幅回路の入力部バイアス供給源
に適するバイアス回路に関する。

従来の信号増幅回路では、たとえば、第１図に
示される回路構成が用いられる。この回路は、３
つのnpnトランジスタ１，２，３および抵抗４，
５，６，７，８，９のそれぞれにより構成され、
入力交流信号は入力端子１０から、結合コンデン
サ１１を通じてトランジスタ２のベースに加えら
れ、さらに、出力信号は、トランジスタ３のコレ
クタに設けられた出力端子１２から得られる。そ
して、この回路では、トランジスタ１がそのコレ
クタ・ベース間共通接続のダイオード接続（以
下、単にダイオードと記す）で用いられ、そのア
ノード側を、前記抵抗４を介して、回路の電源
V_CCの正極側に接続し、そのアノード電位V_Aを前
記抵抗５および同６によつて分割して、これを、
前記抵抗７を通じて、前記トランジスタ２のベー
スに加えて、入力交流信号のバイアス電圧V_Bと
して利用している。各トランジスタの直流電流増
幅率h_FEが十分に大きいとして、この回路の動作
をみると、上記バイアス電位V_Bは、前記抵抗５
および同６の各抵抗値をR₅およびR₆として、次
式で与えられる。

V_B＝R₆／R₅＋R₆×V_A ……(1) ここで、V_A＝V_BE1、すなわち、トランジスタ
１によるダイオードのアノード側電位V_Aは、同
トランジスタ１のベース・エミツタ間電位V_BE1そ
のものである。各抵抗の温度依存性が無視できる
とすると、バイアス電圧V_Bの温度係数は、(1)式
から、次式で与えられる。

dV_B／dT＝R₆／R₅＋R₆×dV_A／dT ……(2) ところで、トランジスタ２の増幅作用は、ベー
スへの入力電圧がそのベース・エミツタ間電圧
V_BE2をこえたときに生じる。ダイオードのアノー
ド側電位V_Aとトランジスタ２のベース・エミツ
タ間電圧V_BE2はほぼ等しい電圧値であり、アノー
ド側電圧V_Aから抵抗分割したバイアス電圧V_Bを
トランジスタ２のベースに印加しただけの状態で
は、トランジスタ２は導通しない。トランジスタ
２を導通させるためには、信号入力端子１０か
ら、結合コンデンサ１１を介して、パルス的な交
流信号を印加して、その交流信号とバイアス電圧
V_Bとの和の電圧がトランジスタ２のベース・エ
ミツタ間電位V_BE2を越えなければならない。そし
て、このときの交流入力信号を増幅回路のしきい
値とすると、この増幅回路のしきい値電圧は、
V_BE2−V_Bである。そして、このしきい値電圧の
温度係数は次式で与えられる。

dV_BE2／dT−dV_B／dT＝dV_BE2／dT−R₆／R₅＋R₆・dV_BE1／
dT ……(3) すなわち、この(3)式からわかるように、第１図
に示される回路構成では、トランジスタ１および
同２のそれぞれのベース・エミツタ間電圧の温度
係数が同じでも、抵抗５および同６の抵抗分割比
R₆／（R₅＋R₆）に相当する温度依存性がある。
たとえば、第１図の回路で、ベース・エミツタ間
電圧V_BE2より低いバイアス印加電圧V_Bに重畳し
てトランジスタ２をオンさせるのに必要なパルス
性の交流入力電圧を300mV（ｏ−ｐ）とすると、
抵抗４を20KΩ、抵抗５を2.1KΩ、抵抗６をＫ
Ω、抵抗７を20KΩ、抵抗８を30KΩにそれぞれ
設定したときの標準的条件で、前述のしきい値電
圧温度係数は、約−0.692mV／℃になり、これに
よる出力特性の温度依存性が無視できない。

この発明は上述の問題点を解消することを目的
とするものであり、バイアス回路の温度依存性を
大幅に低減した回路構成を提供するものである。

以下に、この発明の回路構成を実施例により詳
しくのべる。

第２図にこの発明の実施例バイアス回路とそれ
をそなえた増幅回路を示す。この回路構成で、入
力部バイアス回路は、npnトランジスタ１３、ダ
イオード１４、npnトランジスタ１５および抵抗
１６，１７，１８，１９の組合せによつて構成さ
れる。そして、このバイアス回路が結合される交
流信号の入力部およびトランジスタ増幅回路は、
前記第１図で示された従来例と同じである。

さて、この回路において、トランジスタ２のベ
ースバイアス電圧V_Bは、トランジスタ１５のエ
ミツタ電圧V_Eから抵抗１８および同１９により
分割して得て、抵抗７を通じて供給される。抵抗
１８および同１９の抵抗値をR₁₈およびR₁₉とす
ると、ベースバイアス電圧V_Bは、前述の(1)式と
同様に、次式で示される。

V_B＝R₁₉／R₁₈＋R₁₉×V_E ……(4) ここで、前記トランジスタ１５のエミツタ電圧
V_BEについてみると、トランジスタ１３のベー
ス・エミツタ間電圧V_BE4、前記ダイオード１４の
アノード・カソード間電圧V_F、前記トランジス
タ１５のベース・エミツタ間電圧V_BE2のそれぞれ
の関係から、前記エミツタ電圧V_Eは次式のよう
に表わすことができを。

V_E＝V_BE4＋V_F−V_BE5 ……(5) そこで、第２図に示される増幅回路におけるト
ランジスタ２のしきい値電圧の温度係数を求める
と、(4)および(5)式の結合により、(3)式と同様の関
係式として、次式で与えられる。

dV_BE2／dT−dV_B／dT＝dV_BE2／dT−R₁₉／R₁₈＋R₁₉（dV
_BE4／dT＋dV_F／dT−dV_BE5／dT）……(6) (6)式が最小値になるように設定することによつ
て、この増幅回路のしきい値電圧の温度係数、す
なわち、温度依存性を大幅に低減することが可能
である。

一般に、トランジスタのベース・エミツタ間電
圧V_BEの温度係数dV_BE／dTは、エミツタ電流I_Eを
一定として、近似的に次式で表わされることが知
られている。

dV_BE／dT｜I_E：一定＝−3kT／ｑ＋Ego／ｑ−V_BE／Ｔ…
…(7) この(7)式で、ｋ：ボルツマン定数、Ｔ：絶対温
度（〓）で表わされる接合温度、Ego：０〓にお
けるシリコンのエネルギーバンドギヤツプ、ｑ：
電子の電荷である。この(7)式によると、V_BEが小
さいと、｜dV_BE／dT｜は大きくなり、逆に、V_BE
が大きいと｜dV_BE／dT｜は小さいという関係に
ある。そこで、前記(6)式をみると、右辺１項はト
ランジスタ２の温度係数項であつて、これは従来
例回路の場合と同じである。同式の右辺２項はバ
イアス回路の温度係数項であり、この項をできる
だけ大きくして、同右辺１項の値と同等になるよ
うに回路設定する必要がある。そのためには、｜
dV_BE4／dT｜，｜dV_F／dT｜を大きくし、｜
dV_BE5／dT｜を小さくすることが有効である。こ
の実施例回路構成では｜dV_F／dT｜を大きくす
ることによつて、増幅回路のしきい値電圧の温度
依存性を極小にすることがとくに有効であつた。
なお、前記ダイオード１４はnpnトランジスタの
コレクタとベースとを共通接続したものであるか
ら、その順方向電圧V_Fは同トランジスタのベー
ス・エミツタ間電圧V_BEに等しく、その温度係数
は前記(7)式と同等である。そこで、前記ダイオー
ド１４のカソード側、すなわち、npnトランジス
タのエミツタ側をトランジスタ１３のベースに接
続して、このトランジスタ１３の微小なベース電
流を前記ダイオード１４から供給することによつ
て、同ダイオード１４の電流を極小になし、前述
の回路設定を満足させることができる。

また、前記ダイオード１４はそのカソード面積
すなわち、npnトランジスタのエミツタ面積を大
きくして、その電流密度を低減することにより、
前記(7)式の関係から、前記(6)式中の｜dV_F／dT
｜をいつそう大きくして、前述の回路設定条件を
一段と安定に満足させることができる。

第２図の実施例回路では、トランジスタ１３の
ベース電流を同トランジスタ１３のコレクタ・ベ
ース接合間に接続されているダイオード１４によ
り供給するが、トランジスタ１３の直流電流増幅
率（h_FE）にばらつきがあると、この影響が前記
ダイオード１４の順方向電圧V_Fに現われるので、
これを抵抗１７によつて最小限にとどめるように
なしたものである。

この実施例回路によれば、回路設定条件を前記
第１図で示された従来例回路とほぼ同じになし
て、そのしきい値電圧を同等にしたときのしきい
値電圧温度係数は、従来回路の場合の約1/5〜1/1
０の値になることが確認され、大幅な改善が認め
られた。

以上に実施例を詳しくのべたように、この発明
は、要約すると、第１のトランジスタのコレクタ
を、第１の抵抗を介して、電源の一端に接続し、
同第１のトランジスタのコレクタ・ベース間にダ
イオードを接続し、同第１のトランジスタのエミ
ツタを前記電源の他端に接続し、第のトランジス
タのベースを前記第１のトランジスタのコレクタ
と前記ダイオードのアノードとの共通接続部に接
続し、同第２のトランジスタのコレクタを前記電
源の一端に接続し、同第２のトランジスタのエミ
ツタを、第２の抵抗および第３の抵抗の直列体を
介して、前記電源の他端に接続した構成のバイア
ス回路である。この発明によれば、トランジスタ
のベースに所定の交流入力信号を加えて信号増幅
する通常の増幅回路に対して、その増幅作用しき
い値電圧を温度依存性の小さいものにすることが
可能である。そして、この発明は増幅回路ととも
に集積化するのに好適である。

【図面の簡単な説明】

第１図は従来例のバイアス回路を有する増幅回
路の回路図、第２図はこの発明の実施例バイアス
回路を有する増幅回路の回路図である。 ３，１３，１５……npnトランジスタ、１０…
…信号入力端子、１１……結合コンデンサ、１２
……信号出力端子、１４……ダイオード、１６，
１７，１８，１９……抵抗。

Claims (1)

【特許請求の範囲】
1. １ 第１のトランジスタのコレクタを、第１の抵
   抗を介して、電源の一端に接続し、同第１のトラ
   ンジスタのコレクタ・ベース間にダイオードを接
   続し、同第１のトランジスタのエミツタを前記電
   源の他端に接続し、第２のトランジスタのベース
   を前記第１のトランジスタのコレクタと前記ダイ
   オードのアノードとの共通接続部に接続し、同第
   ２のトランジスタのコレクタを前記電源の一端に
   接続し、同第２のトランジスタのエミツタを、第
   ２の抵抗および第３の抵抗の直列体を介して、前
   記電源の他端に接続し、前記第２の抵抗および第
   ３の抵抗の直列体の接続中点電位を、第４の抵抗
   を介して、エミツタが前記電源の他端に接続され
   た第３のトランジスタのベースに供給する回路構
   成のバイアス回路。