JPH0212052B2 - - Google Patents
Info
- Publication number
- JPH0212052B2 JPH0212052B2 JP56195181A JP19518181A JPH0212052B2 JP H0212052 B2 JPH0212052 B2 JP H0212052B2 JP 56195181 A JP56195181 A JP 56195181A JP 19518181 A JP19518181 A JP 19518181A JP H0212052 B2 JPH0212052 B2 JP H0212052B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- circuit
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、増幅回路の入力部バイアス供給源
に適するバイアス回路に関する。
に適するバイアス回路に関する。
従来の信号増幅回路は、第１図に示される回路
が知られている。この増幅回路は、３つの各npn
トランジスタ１，２，３および各抵抗４，５，
６，７，８，９で構成され、入力信号は端子１０
から結合コンデンサ１１を通じてトランジスタ２
のベースに加えられ、出力はトランジスタ３のコ
レクタに設けられた出力端子１２から得られる。
そして、この回路では前記トランジスタ１がダイ
オード接続で用いられ、そのアノード側が抵抗４
を介して回路電源VCCに接続され、かつ、同アノ
ード側の電位VAを前記抵抗５，６によつて分割
して、交流入力信号のバイアス電圧VBとして利
用している。トランジスタの直流電流増幅率hFE
は十分に大きいとして、この回路の動作をみる
と、上記バイアス電圧VBは、前記抵抗５，６の
各抵抗値をR5，R6として、次式で与えられる。
が知られている。この増幅回路は、３つの各npn
トランジスタ１，２，３および各抵抗４，５，
６，７，８，９で構成され、入力信号は端子１０
から結合コンデンサ１１を通じてトランジスタ２
のベースに加えられ、出力はトランジスタ３のコ
レクタに設けられた出力端子１２から得られる。
そして、この回路では前記トランジスタ１がダイ
オード接続で用いられ、そのアノード側が抵抗４
を介して回路電源VCCに接続され、かつ、同アノ
ード側の電位VAを前記抵抗５，６によつて分割
して、交流入力信号のバイアス電圧VBとして利
用している。トランジスタの直流電流増幅率hFE
は十分に大きいとして、この回路の動作をみる
と、上記バイアス電圧VBは、前記抵抗５，６の
各抵抗値をR5，R6として、次式で与えられる。
VB＝R6／R5＋R6×VA（VA＝VBE1） ……(1)
ここで、VBE1はトランジスタ１のベース・エミ
ツタ間電圧である。抵抗の温度依存性が無視でき
るとすると、このバイアス電圧VBの温度係数は
次式で与えられる。
ツタ間電圧である。抵抗の温度依存性が無視でき
るとすると、このバイアス電圧VBの温度係数は
次式で与えられる。
dVB／dT＝R6／R5＋R6×dVA／dT ……(2)
また、トランジスタ２は、ベース電圧がそのベ
ース・エミツタ間電圧VBE2をこえると増幅作用を
生じる。ダイオードのアノード側電位VAとトラ
ンジスタ２のベース・エミツタ間電圧VBE2はほぼ
等しい電圧値であり、アノード側電圧VAから抵
抗分割したバイアス電圧VBをトランジスタ２の
ベースに印加しただけの状態では、トランジスタ
２は導通しない。トランジスタ２を導通させるた
めには、信号入力端子１０から、結合コンデンサ
１１を介して、パルス的な交流入力信号を印加し
て、その交流信号とバイアス電圧VBとの和の電
圧がトランジスタ２のベース・エミツタ間電位
VBE2を越えなければならない。そして、このとき
の交流入力信号を増幅回路のしきい値とすると、
この増幅回路のしきい値電圧はVBE2−VBである。
そして、このしきい値電圧の温度係数は次式で与
えられる。
ース・エミツタ間電圧VBE2をこえると増幅作用を
生じる。ダイオードのアノード側電位VAとトラ
ンジスタ２のベース・エミツタ間電圧VBE2はほぼ
等しい電圧値であり、アノード側電圧VAから抵
抗分割したバイアス電圧VBをトランジスタ２の
ベースに印加しただけの状態では、トランジスタ
２は導通しない。トランジスタ２を導通させるた
めには、信号入力端子１０から、結合コンデンサ
１１を介して、パルス的な交流入力信号を印加し
て、その交流信号とバイアス電圧VBとの和の電
圧がトランジスタ２のベース・エミツタ間電位
VBE2を越えなければならない。そして、このとき
の交流入力信号を増幅回路のしきい値とすると、
この増幅回路のしきい値電圧はVBE2−VBである。
そして、このしきい値電圧の温度係数は次式で与
えられる。
dVBE2／dT−dVB／dT＝dVBE2／dT−R6／R5＋R6・dVBE1／
dT ……(3) すなわち、第１図に示された回路構成では、ト
ランジスタ１，２のベース・エミツタ間電圧の温
度係数が同じでも、R5，R6の抵抗分割比に相当
する温度依存性をもつ。たとえば、第１図の回路
構成で、ベース・エミツタ間電圧VBE2より低いバ
イアス印加電圧VBに重畳してトランジスタ２を
オンさせるのに必要なパルス性交流入力電圧を
300mV（ｏ−ｐ）とすると、抵抗４を20KΩ、抵
抗５を2.1KΩ、抵抗６を3KΩ、抵抗７を20KΩ、
抵抗８を30KΩにそれぞれ設定したときの標準的
条件で、前記しきい値電圧の温度係数は、約−
0.692mV／℃になり、これによる出力特性の温度
依存性が無視できない。
dT ……(3) すなわち、第１図に示された回路構成では、ト
ランジスタ１，２のベース・エミツタ間電圧の温
度係数が同じでも、R5，R6の抵抗分割比に相当
する温度依存性をもつ。たとえば、第１図の回路
構成で、ベース・エミツタ間電圧VBE2より低いバ
イアス印加電圧VBに重畳してトランジスタ２を
オンさせるのに必要なパルス性交流入力電圧を
300mV（ｏ−ｐ）とすると、抵抗４を20KΩ、抵
抗５を2.1KΩ、抵抗６を3KΩ、抵抗７を20KΩ、
抵抗８を30KΩにそれぞれ設定したときの標準的
条件で、前記しきい値電圧の温度係数は、約−
0.692mV／℃になり、これによる出力特性の温度
依存性が無視できない。
この発明は、上述の問題点に対処した回路、す
なわち、バイアス回路の温度依存性を大幅に軽減
した回路構成を提供するものである。
なわち、バイアス回路の温度依存性を大幅に軽減
した回路構成を提供するものである。
以下に、この発明の回路構成を実施例により詳
しくのべる。
しくのべる。
第２図は、この発明のバイアス回路を適用した
増幅回路であり、入力部のバイアス回路をnpnト
ランジスタ１３，１４，１５，１６と抵抗１７，
１８，１９，２０との組合せにより構成したその
である。この回路において、トランジスタ２のベ
ース・エミツタ電圧VBは、前記トランジスタ１
５のエミツタ電圧VEから、前記抵抗１９，２０
により分割して得られる。すなわち、前記抵抗１
９，２０の抵抗値をR19，R20とするとき、前記
バイアス電圧VBは、前記(1)式と同様に、次式で
示される。
増幅回路であり、入力部のバイアス回路をnpnト
ランジスタ１３，１４，１５，１６と抵抗１７，
１８，１９，２０との組合せにより構成したその
である。この回路において、トランジスタ２のベ
ース・エミツタ電圧VBは、前記トランジスタ１
５のエミツタ電圧VEから、前記抵抗１９，２０
により分割して得られる。すなわち、前記抵抗１
９，２０の抵抗値をR19，R20とするとき、前記
バイアス電圧VBは、前記(1)式と同様に、次式で
示される。
VB＝R20／R19＋R20×VE ……(4)
ところで、前記トランジスタ１５のエミツタ電
圧VEは、前記各トランジスタ１３，１４，１５
のそれぞれのベース・エミツタ電圧をVBE4，
VBE5，VBE6として、次のように与えられる。
圧VEは、前記各トランジスタ１３，１４，１５
のそれぞれのベース・エミツタ電圧をVBE4，
VBE5，VBE6として、次のように与えられる。
VE＝VBE4＋VBE5−VBE6 ……(5)
したがつて、この回路における前記トランジス
タ２のしきい値電圧の温度係数を求めると、上記
(4)式および(5)式の結合により、前記(3)式と同様の
関係式として次式で与えられる。
タ２のしきい値電圧の温度係数を求めると、上記
(4)式および(5)式の結合により、前記(3)式と同様の
関係式として次式で与えられる。
dVBE2／dT−dVB／dT＝dVBE2／dT−R20／R19＋R20（
dVBE4／dT＋dVBE5／dT−dVBE6／dT）……(6) そこで、上記(6)式が最小になるように設定すれ
ば、第２図に示された増幅回路のしきい値電圧温
度係数、すなわち、温度依存性を軽減することが
可能である。
dVBE4／dT＋dVBE5／dT−dVBE6／dT）……(6) そこで、上記(6)式が最小になるように設定すれ
ば、第２図に示された増幅回路のしきい値電圧温
度係数、すなわち、温度依存性を軽減することが
可能である。
ところで、トランジスタのベース・エミツタ間
電圧VBEの温度係数dVBE／dTは、エミツタ電流
IE：一定のとき、近似的に次式で表わされること
が知られている。
電圧VBEの温度係数dVBE／dTは、エミツタ電流
IE：一定のとき、近似的に次式で表わされること
が知られている。
dVBE／dT｜IE：一定＝−3kT／ｑ＋Ego／ｑ−VBE／Ｔ…
…(7) ただし、ｋ：ボルツマン定数、Egp：絶対温度
（０〓）でのシリコンのエネルギーバンドギヤツ
プ、Ｔ：絶対温度（〓）で表わされる接合温度、
ｑ：電子の電荷である。この(7)式によれば、VBE
が大きいと、｜dVBE／dT｜は小さくなり、逆に、
VBEが小さいと、｜dVBE／dT｜は大きいことがわ
かる。そこで、再び、前記(6)式をみると、右辺１
項の｜dVBE2／dT｜は、トランジスタ２の温度係
数項であり、従来例の第１図の場合と同じであ
る。そして、同式の右辺２項はバイアス回路の温
度係数項であり、この項をできるだけ大きくし
て、前記右辺１項の値と同等になるように回路設
定する必要がある。そのためには、｜dVBE4／dT
｜，｜dVBE5／dT｜を大きく、｜dVBE6／dT｜を小
さくすればよい。この実施例回路では、トランジ
スタ１４のエミツタ電流を小さくして、VBE5を小
さくし、これにより、｜dVBE5／dT｜を大きくし
た。すなわち、ダイオード接続されたトランジス
タ１６のエミツタを、抵抗１８を挿入接続して接
地し、トランジスタ１４のエミツタ電流を制限す
ることにより、VBE5を小さくしたものである。
…(7) ただし、ｋ：ボルツマン定数、Egp：絶対温度
（０〓）でのシリコンのエネルギーバンドギヤツ
プ、Ｔ：絶対温度（〓）で表わされる接合温度、
ｑ：電子の電荷である。この(7)式によれば、VBE
が大きいと、｜dVBE／dT｜は小さくなり、逆に、
VBEが小さいと、｜dVBE／dT｜は大きいことがわ
かる。そこで、再び、前記(6)式をみると、右辺１
項の｜dVBE2／dT｜は、トランジスタ２の温度係
数項であり、従来例の第１図の場合と同じであ
る。そして、同式の右辺２項はバイアス回路の温
度係数項であり、この項をできるだけ大きくし
て、前記右辺１項の値と同等になるように回路設
定する必要がある。そのためには、｜dVBE4／dT
｜，｜dVBE5／dT｜を大きく、｜dVBE6／dT｜を小
さくすればよい。この実施例回路では、トランジ
スタ１４のエミツタ電流を小さくして、VBE5を小
さくし、これにより、｜dVBE5／dT｜を大きくし
た。すなわち、ダイオード接続されたトランジス
タ１６のエミツタを、抵抗１８を挿入接続して接
地し、トランジスタ１４のエミツタ電流を制限す
ることにより、VBE5を小さくしたものである。
また、この回路構成では、前記トランジスタ１
４のエミツタ面積を大きくし、その電流密度を低
減させると一層有効である。すなわち、エミツタ
電流密度の低減は実質的にベース・エミツタ間電
圧VBEを小さくし得るからで、これにより、｜
dVBE5／dT｜を一層大きくすることができる。さ
らに、この回路では、トランジスタ１５の電流を
大きくして利用することも効果的である。トラン
ジスタ１５の電流を大きくすると、VBE6が大きく
なり、したがつて、前記(6)式中の｜dVBE6／dT｜
項が小さくなるため、同(6)式の右辺２項を大きく
する作用がある。加えて、トランジスタ１５のエ
ミツタ電流が大きいと、同トランジスタ１５のエ
ミツタ電位VEも低くなるので、一定のバイアス
電圧VBを確保するための抵抗分割比R20／（R19
＋R20）を大きく選ぶことができる。これは、前
記(6)式の右辺２項を大きくして、実質的に同右辺
１項の値と同等にすることに寄与し、増幅回路に
おけるしきい値の温度係数をいつそう低減するこ
とになる。
４のエミツタ面積を大きくし、その電流密度を低
減させると一層有効である。すなわち、エミツタ
電流密度の低減は実質的にベース・エミツタ間電
圧VBEを小さくし得るからで、これにより、｜
dVBE5／dT｜を一層大きくすることができる。さ
らに、この回路では、トランジスタ１５の電流を
大きくして利用することも効果的である。トラン
ジスタ１５の電流を大きくすると、VBE6が大きく
なり、したがつて、前記(6)式中の｜dVBE6／dT｜
項が小さくなるため、同(6)式の右辺２項を大きく
する作用がある。加えて、トランジスタ１５のエ
ミツタ電流が大きいと、同トランジスタ１５のエ
ミツタ電位VEも低くなるので、一定のバイアス
電圧VBを確保するための抵抗分割比R20／（R19
＋R20）を大きく選ぶことができる。これは、前
記(6)式の右辺２項を大きくして、実質的に同右辺
１項の値と同等にすることに寄与し、増幅回路に
おけるしきい値の温度係数をいつそう低減するこ
とになる。
第２図の回路構成で、たとえば、各トランジス
タに同規格のものを用い、抵抗１７を75KΩ、抵
抗１８を2.9KΩ、抵抗１９を360Ω、抵抗２０を
1KΩとし、さらに、バイアス印加電圧VBに重畳
してトランジスタ２をオンさせるのに必要なパル
ス性交流入力電圧をmV（ｏ−ｐ）として、前記
第１図の従来例回路と同様のしきい値電圧になし
たときのしきい値電圧温度係数は約−0.085mV／
℃であり、従来例回路にくらべて大幅な改善が認
められた。
タに同規格のものを用い、抵抗１７を75KΩ、抵
抗１８を2.9KΩ、抵抗１９を360Ω、抵抗２０を
1KΩとし、さらに、バイアス印加電圧VBに重畳
してトランジスタ２をオンさせるのに必要なパル
ス性交流入力電圧をmV（ｏ−ｐ）として、前記
第１図の従来例回路と同様のしきい値電圧になし
たときのしきい値電圧温度係数は約−0.085mV／
℃であり、従来例回路にくらべて大幅な改善が認
められた。
以上に実施例を詳しくのべたように、この発明
は要約すると、第１のトランジスタのコレクタ
を、第１の抵抗を介して、電源の一端に接続し、
第２および第３のトランジスタの各コレクタを前
記電源の一端に接続し、同第および第３のトラン
ジスタの各ベースを前記第１のトランジスタのコ
レクタに接続し、前記第２のトランジスタのエミ
ツタを前記第１のトランジスタのベースおよびダ
イオードのアノード部にそれぞれ接続し、前記ダ
イオードのカソード部を、第２の抵抗を介して、
前記電源の他端に接続し、前記第３のトランジス
タのエミツタを、第３および第４の抵抗の直列体
を介して、前記電源の他端に接続した回路構成の
バイアス回路である。この発明によれば、増幅用
入力トランジスタのベース電極に所定の交流入力
信号を加えて増幅する通常の増幅回路に対して、
その増幅作用しきい値電圧を温度依存性の小さい
ものにすることが可能である。この発明のバイア
ス回路は増幅回路との集積化に好適である。
は要約すると、第１のトランジスタのコレクタ
を、第１の抵抗を介して、電源の一端に接続し、
第２および第３のトランジスタの各コレクタを前
記電源の一端に接続し、同第および第３のトラン
ジスタの各ベースを前記第１のトランジスタのコ
レクタに接続し、前記第２のトランジスタのエミ
ツタを前記第１のトランジスタのベースおよびダ
イオードのアノード部にそれぞれ接続し、前記ダ
イオードのカソード部を、第２の抵抗を介して、
前記電源の他端に接続し、前記第３のトランジス
タのエミツタを、第３および第４の抵抗の直列体
を介して、前記電源の他端に接続した回路構成の
バイアス回路である。この発明によれば、増幅用
入力トランジスタのベース電極に所定の交流入力
信号を加えて増幅する通常の増幅回路に対して、
その増幅作用しきい値電圧を温度依存性の小さい
ものにすることが可能である。この発明のバイア
ス回路は増幅回路との集積化に好適である。
第１図は従来例の入力バイアス回路を有する増
幅回路の回路図、第２図は本発明一実施例の入力
バイアス回路を有する増幅回路の回路図である。 １３，１４，１５，１６……npnトランジス
タ、１７，１８，１９，２０……抵抗、１０……
信号入力端子、１１……結合コンデンサ、１２…
…信号出力端子。
幅回路の回路図、第２図は本発明一実施例の入力
バイアス回路を有する増幅回路の回路図である。 １３，１４，１５，１６……npnトランジス
タ、１７，１８，１９，２０……抵抗、１０……
信号入力端子、１１……結合コンデンサ、１２…
…信号出力端子。
Claims (1)
- １ エミツタが電源の一端に接続された第１のト
ランジスタのコレクタを、第１の抵抗を介して電
源の他端に接続し、第２および第３のトランジス
タの各コレクタを前記電源の他端に接続し、同第
２および第３のトランジスタの各ベースを前記第
１のトランジスタのコレクタに接続し、前記第２
のトランジスタのエミツタを前記第１のトランジ
スタのベースおよびダイオードのアノード部にそ
れぞれ接続し、前記ダイオードのカソード部を、
第２の抵抗を介して前記電源の一端に接続し、前
記第３のトランジスタのエミツタを、第３および
第４の抵抗の直列体を介して、前記電源の一端に
接続し、前記第３および第４の抵抗の直列体の接
続中点の電位を、第５の抵抗を介して、エミツタ
が前記電源の一端に接続された第４のトランジス
タのベースに供給する回路構成を備えたバイアス
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195181A JPS5896406A (ja) | 1981-12-03 | 1981-12-03 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195181A JPS5896406A (ja) | 1981-12-03 | 1981-12-03 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5896406A JPS5896406A (ja) | 1983-06-08 |
| JPH0212052B2 true JPH0212052B2 (ja) | 1990-03-16 |
Family
ID=16336792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195181A Granted JPS5896406A (ja) | 1981-12-03 | 1981-12-03 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896406A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0756544Y2 (ja) * | 1986-12-19 | 1995-12-25 | 三洋電機株式会社 | ビデオ同期検波回路 |
-
1981
- 1981-12-03 JP JP56195181A patent/JPS5896406A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5896406A (ja) | 1983-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0446009B2 (ja) | ||
| US4352057A (en) | Constant current source | |
| JPH0212052B2 (ja) | ||
| US4855625A (en) | Operational amplifier having low DC current input circuit | |
| JPS6136408B2 (ja) | ||
| JPH0212051B2 (ja) | ||
| JPH04290B2 (ja) | ||
| JPH0527139B2 (ja) | ||
| JPS59135519A (ja) | 電流源回路 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPH0449703Y2 (ja) | ||
| JPS6040015Y2 (ja) | 広帯域増幅回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPS6311765Y2 (ja) | ||
| JPH0363847B2 (ja) | ||
| JPH04215315A (ja) | レベルシフト回路 | |
| JPH0115219Y2 (ja) | ||
| JPS6323573B2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JP3036084B2 (ja) | 定電圧回路 | |
| JPH084208B2 (ja) | 基準電圧回路 | |
| JPH063570B2 (ja) | 定電圧源回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPS6119136B2 (ja) | ||
| JPH0526207B2 (ja) |