JPH02122317A - クロック切り替え制御方式 - Google Patents
クロック切り替え制御方式Info
- Publication number
- JPH02122317A JPH02122317A JP63275735A JP27573588A JPH02122317A JP H02122317 A JPH02122317 A JP H02122317A JP 63275735 A JP63275735 A JP 63275735A JP 27573588 A JP27573588 A JP 27573588A JP H02122317 A JPH02122317 A JP H02122317A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- switching
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
クロックの切り替え時におけるパルス割れを防止するた
めの方式に関し、 ２種類の外部クロック信号を切り替えて内部クロック信
号を作成する際にパルス割れを生じることのないクロッ
ク切り替え制御方式を提供することを目的とし、 ２種類の外部クロック信号をクロック選択信号に応じて
選択して内部クロック信号として出力するクロック切り
替え方式において、クロック選択信号からＴ１時間遅延
させて切り替え信号を発生するとともに、この切り替え
信号の前後にわたる１２時間アクティブとなるクロック
ディスエイブル信号を発生する選択手段と、切り替え信
号に応じて２種類の外部クロック信号を切り替えて出力
する切り替え手段と、クロックディスエイブル信号を切
り替え手段の出力クロック信号に同期させて得られた信
号に応じてこの切り替え手段の出力クロック信号をマス
クして内部クロック信号として出力するパルス割れ防止
手段とを備えて構成する。
めの方式に関し、 ２種類の外部クロック信号を切り替えて内部クロック信
号を作成する際にパルス割れを生じることのないクロッ
ク切り替え制御方式を提供することを目的とし、 ２種類の外部クロック信号をクロック選択信号に応じて
選択して内部クロック信号として出力するクロック切り
替え方式において、クロック選択信号からＴ１時間遅延
させて切り替え信号を発生するとともに、この切り替え
信号の前後にわたる１２時間アクティブとなるクロック
ディスエイブル信号を発生する選択手段と、切り替え信
号に応じて２種類の外部クロック信号を切り替えて出力
する切り替え手段と、クロックディスエイブル信号を切
り替え手段の出力クロック信号に同期させて得られた信
号に応じてこの切り替え手段の出力クロック信号をマス
クして内部クロック信号として出力するパルス割れ防止
手段とを備えて構成する。
本発明はクロックの切り替え時におけるクロック割れを
防止するための、クロック切り替え制御方式に関するも
のである。
防止するための、クロック切り替え制御方式に関するも
のである。
データ通信には信頼性が要求されるため、各装置を二重
化構成とする傾向にあるが、このような二重化された系
とインタフェースするための装置においては、それぞれ
の装置からのデータをデータとともに送られるクロック
によって処理するので、二重化された装置の側の切り替
えに伴って、クロックも切り替えられる。
化構成とする傾向にあるが、このような二重化された系
とインタフェースするための装置においては、それぞれ
の装置からのデータをデータとともに送られるクロック
によって処理するので、二重化された装置の側の切り替
えに伴って、クロックも切り替えられる。
第４図はこのようなシステムの例を示したものであって
、本発明方式が適用されるシステムを例示し、二重化さ
れたネットワークＮＷ＃Ｏ，ＮＷ＃１に対して処理装置
ＬＰＲを設け、それぞれのネットワークからのデータと
クロックを、それぞれのネットワークが動作状態に置か
れることを示すアクト信号に応じて切り替えて入力して
、処理を行うことが示されている。
、本発明方式が適用されるシステムを例示し、二重化さ
れたネットワークＮＷ＃Ｏ，ＮＷ＃１に対して処理装置
ＬＰＲを設け、それぞれのネットワークからのデータと
クロックを、それぞれのネットワークが動作状態に置か
れることを示すアクト信号に応じて切り替えて入力して
、処理を行うことが示されている。
第４図に示されたようなシステムにおいては、２種類の
外部クロック信号を切り替えて処理装置ＬＰＲにおける
内部クロック信号とするが、外部クロック信号の切り替
え時クロックにパルス割れを生じると、システムの誤動
作の原因となる。
外部クロック信号を切り替えて処理装置ＬＰＲにおける
内部クロック信号とするが、外部クロック信号の切り替
え時クロックにパルス割れを生じると、システムの誤動
作の原因となる。
そこで受信クロックをパルス割れが生じないように切り
替えることができる、クロック切り替え方式が要望され
る。
替えることができる、クロック切り替え方式が要望され
る。
第５図は従来のクロック切り替え方式を示したものであ
る。同図において１は切り替え回路を示している。
る。同図において１は切り替え回路を示している。
第５図に示されたクロック切り替え方式においては、＃
Ｏ外部クロック信号と＃１外部クロック信号とをクロッ
ク選択信号に応じて単に切り替えて、内部クロック信号
として出力するようになっている。
Ｏ外部クロック信号と＃１外部クロック信号とをクロッ
ク選択信号に応じて単に切り替えて、内部クロック信号
として出力するようになっている。
従来のクロック切り替え方式においては、２人力信号を
選択信号に応じて単に切り替える切り替え動作によって
、２種類の外部クロック信号を切り替えて内部クロック
信号を作成している。
選択信号に応じて単に切り替える切り替え動作によって
、２種類の外部クロック信号を切り替えて内部クロック
信号を作成している。
そのため切り替えるべき２種類の外部クロック信号と、
クロック選択信号とのタイミングによっては、出力され
る内部クロック信号にパルス割れを生じることがあり、
このようなパルス割れのある内部クロック信号を供給さ
れることによって、システムにおいて誤動作を生じるこ
とがあるという問題があった。
クロック選択信号とのタイミングによっては、出力され
る内部クロック信号にパルス割れを生じることがあり、
このようなパルス割れのある内部クロック信号を供給さ
れることによって、システムにおいて誤動作を生じるこ
とがあるという問題があった。
本発明はこのような従来技術の課題を解決しようとする
ものであって、２種類の外部クロック信号を切り替えて
内部クロック信号を作成する際にパルス割れを生じるこ
とのないクロック切り替え制御方式を堤供することを目
的としている。
ものであって、２種類の外部クロック信号を切り替えて
内部クロック信号を作成する際にパルス割れを生じるこ
とのないクロック切り替え制御方式を堤供することを目
的としている。
本発明は第１図にその原理的構成を示すように、２種類
の外部クロ７り信号をクロック選択信号に応じて選択し
て内部クロック信号として出力するクロック切り替え方
式において、選択手段２と、切り替え手段１と、パルス
割れ防止手段３とを備えたものである。
の外部クロ７り信号をクロック選択信号に応じて選択し
て内部クロック信号として出力するクロック切り替え方
式において、選択手段２と、切り替え手段１と、パルス
割れ防止手段３とを備えたものである。
選択手段２は、クロック選択信号からＴ１時間遅延させ
て切り替え信号を発生するとともに、この切り替え信号
の前後にわたるＴ２時間アクティブとなるクロックディ
スエイブル信号を発生するものである。
て切り替え信号を発生するとともに、この切り替え信号
の前後にわたるＴ２時間アクティブとなるクロックディ
スエイブル信号を発生するものである。
切り替え手段１は、切り替え信号に応じて２種類の外部
クロック信号を切り替えて出力するものである。
クロック信号を切り替えて出力するものである。
パルス割れ防止手段３は、クロックディスエイブル信号
を切り替え手段１の出力クロック信号に同期させて得ら
れた信号に応じて、この切り替え手段１の出力クロック
信号をマスクして内部クロック信号として出力するもの
である。
を切り替え手段１の出力クロック信号に同期させて得ら
れた信号に応じて、この切り替え手段１の出力クロック
信号をマスクして内部クロック信号として出力するもの
である。
〔作 用〕
シフトレジスタからなる選択回路２を設けて、クロック
選択信号が入力されたとき、これからＴ１時間遅延させ
て切り替え信号を発生するとともに、この切り替え信号
の前後にわたるＴ２時間アクティブとなるクロックディ
スエイブル信号を発生させるようにする。
選択信号が入力されたとき、これからＴ１時間遅延させ
て切り替え信号を発生するとともに、この切り替え信号
の前後にわたるＴ２時間アクティブとなるクロックディ
スエイブル信号を発生させるようにする。
そして切り替え回路１においてこの切り替え信号に応じ
て２種類の外部クロック信号を切り替えて出力する。
て２種類の外部クロック信号を切り替えて出力する。
切り替え回路１において選択された外部クロック信号は
パルス割れ防止回路３に入力される。パルス割れ防止回
路３では、クロックディスエイブル信号を切り替え回路
１の出力クロック信号に同期させて得られた信号に応じ
て、切り替え回路１の出力クロック信号をマスクして出
力する。
パルス割れ防止回路３に入力される。パルス割れ防止回
路３では、クロックディスエイブル信号を切り替え回路
１の出力クロック信号に同期させて得られた信号に応じ
て、切り替え回路１の出力クロック信号をマスクして出
力する。
従ってパルス割れ防止回路３から出力される内部クロッ
ク信号は、クロックの切り替え時の前後をローレベルに
固定されるので、切り替え回路１におけるクロック切り
替え時のパルス割れが生じても、マスクされて出力内部
クロック信号には現れない。
ク信号は、クロックの切り替え時の前後をローレベルに
固定されるので、切り替え回路１におけるクロック切り
替え時のパルス割れが生じても、マスクされて出力内部
クロック信号には現れない。
第２図は本発明の一実施例の構成を示したものであって
、第１図における３種類の手段と同し部分を同じ番号で
示し、選択回路２において２１はシフトレジスタ、２２
は排他的論理和（ＥＸ−ＯＲ）回路である。またパルス
割れ防止回路３において３１はフリップフロップ（ＦＦ
）、３２はアンド回路である。
、第１図における３種類の手段と同し部分を同じ番号で
示し、選択回路２において２１はシフトレジスタ、２２
は排他的論理和（ＥＸ−ＯＲ）回路である。またパルス
割れ防止回路３において３１はフリップフロップ（ＦＦ
）、３２はアンド回路である。
また第３図は第２図の実施例における各部信号を示すタ
イムチャートであって、■はシステム自立クロック、■
、■はそれぞれ＃０外部クロック信号および＃ｌ外部ク
ロック信号、■はクロック選択信号、■、■、■はシフ
トレジスタ２１の出力信号、■は切り替え回路１の出力
信号、■はＥＸ−ＯＲ回路２２から出力されるクロック
ディスエイブル信号、［相］はＦＦ３１から出力される
マスク信号、■はアンド回路３２から出力される内部ク
ロック信号を示し、これらの各信号は同じ番号によって
第２図中においてその位置を示されている。
イムチャートであって、■はシステム自立クロック、■
、■はそれぞれ＃０外部クロック信号および＃ｌ外部ク
ロック信号、■はクロック選択信号、■、■、■はシフ
トレジスタ２１の出力信号、■は切り替え回路１の出力
信号、■はＥＸ−ＯＲ回路２２から出力されるクロック
ディスエイブル信号、［相］はＦＦ３１から出力される
マスク信号、■はアンド回路３２から出力される内部ク
ロック信号を示し、これらの各信号は同じ番号によって
第２図中においてその位置を示されている。
＃０外部クロック信号■と＃１外部クロフク信号■との
切り替えが必要になった場合、外部からクロック選択信
号■が送られる。これによってシフトレジスタ２１にお
いてはシステム自立クロック信号■をシフトして、出力
信号■、■、■を順次発生する。ＥＸ−ＯＲ回路２２に
おいて、最も早く出力される信号■と最も遅く出力され
る信号■との排他的論理和を取って、この期間ローレベ
ルとなるクロックディスエイブル信号■を発生する。
切り替えが必要になった場合、外部からクロック選択信
号■が送られる。これによってシフトレジスタ２１にお
いてはシステム自立クロック信号■をシフトして、出力
信号■、■、■を順次発生する。ＥＸ−ＯＲ回路２２に
おいて、最も早く出力される信号■と最も遅く出力され
る信号■との排他的論理和を取って、この期間ローレベ
ルとなるクロックディスエイブル信号■を発生する。
切り替え回路１においては、クロックディスエイブル信
号■の出力期間内の信号■を切り替え信号として、＃Ｏ
外外部クロック信号色＃１外部クロック信号■との切り
替えを行う。これによって切り脅えられた仮の内部クロ
ック信号である信号■が出力される。
号■の出力期間内の信号■を切り替え信号として、＃Ｏ
外外部クロック信号色＃１外部クロック信号■との切り
替えを行う。これによって切り脅えられた仮の内部クロ
ック信号である信号■が出力される。
パルス割れ防止回路３において、ＦＦ３１はクロックデ
ィスエイブル信号■を仮の内部クロック信号■に同期さ
せたローレベルの信号を発生して、仮の内部クロック信
号■に対するマスク信号０としてアンド回路３２に供給
する。
ィスエイブル信号■を仮の内部クロック信号■に同期さ
せたローレベルの信号を発生して、仮の内部クロック信
号■に対するマスク信号０としてアンド回路３２に供給
する。
これによってアンド回路３２から出力される内部クロッ
ク信号■は、＃０外部クロック信号■と＃１外部クロッ
ク信号■との切り替え時の前後をローレベルに固定され
たものとなり、従ってクロック切り替え時にパルス割れ
を生じても内部クロック信号０には出力されない。
ク信号■は、＃０外部クロック信号■と＃１外部クロッ
ク信号■との切り替え時の前後をローレベルに固定され
たものとなり、従ってクロック切り替え時にパルス割れ
を生じても内部クロック信号０には出力されない。
このように本発明では２種類の外部クロック信号を切り
替える際、切り替え時の前後をマスクするので、出力内
部クロック信号にパルス割れを生じることがなく、内部
クロック信号を持つシステムにおける誤動作を防止する
ことができる。
替える際、切り替え時の前後をマスクするので、出力内
部クロック信号にパルス割れを生じることがなく、内部
クロック信号を持つシステムにおける誤動作を防止する
ことができる。
以上説明したように本発明によれば、２種類の外部クロ
ック信号を切り替えて内部クロック信号を作成する際に
、外部クロック信号の切り替えが必要になったとき、あ
る期間のクロックディスエイブル信号を発生して、この
信号の期間内に発生するクロック選択信号によって外部
クロック信号の切り替えを行うとともに、クロックディ
スエイブル信号の期間、内部クロック信号をマスクする
ようにしたので、外部クロック信号の切り替えによって
パルス割れが発生してもこれが内部クロック信号に出力
されることはなく、従って内部クロック信号を持つシス
テムにおける誤動作を防止することができるようになる
。
ック信号を切り替えて内部クロック信号を作成する際に
、外部クロック信号の切り替えが必要になったとき、あ
る期間のクロックディスエイブル信号を発生して、この
信号の期間内に発生するクロック選択信号によって外部
クロック信号の切り替えを行うとともに、クロックディ
スエイブル信号の期間、内部クロック信号をマスクする
ようにしたので、外部クロック信号の切り替えによって
パルス割れが発生してもこれが内部クロック信号に出力
されることはなく、従って内部クロック信号を持つシス
テムにおける誤動作を防止することができるようになる
。
第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例を示す図、 第３図は第２図の実施例における各部信号を示すタイム
チャート、 第４図は本発明が適用されるシステムの概略構成を例示
する図、 第５図は従来のクロック切り替え方式を示す図である。 ■−切り替え回路 ２・−・選択回路 ３−パルス割れ防止回路 ２１−・シフトレジスタ ｘ−排他的論理和（ＥＸ−ＯＲ） ３１・・・フリップフロップ（Ｆ Ｆ）３２−・−アン
ド回路 回路
の一実施例を示す図、 第３図は第２図の実施例における各部信号を示すタイム
チャート、 第４図は本発明が適用されるシステムの概略構成を例示
する図、 第５図は従来のクロック切り替え方式を示す図である。 ■−切り替え回路 ２・−・選択回路 ３−パルス割れ防止回路 ２１−・シフトレジスタ ｘ−排他的論理和（ＥＸ−ＯＲ） ３１・・・フリップフロップ（Ｆ Ｆ）３２−・−アン
ド回路 回路
Claims (1)
- 【特許請求の範囲】 ２種類の外部クロック信号をクロック選択信号に応じ
て選択して内部クロック信号として出力するクロック切
り替え方式において、 前記クロック選択信号からＴ１時間遅延させて切り替え
信号を発生するとともに、該切り替え信号の前後にわた
るＴ２時間アクティブとなるクロックディスエイブル信
号を発生する選択手段（２）と、該切り替え信号に応じ
て２種類の外部クロック信号を切り替えて出力する切り
替え手段（１）と、前記クロックディスエイブル信号を
該切り替え手段（１）の出力クロック信号に同期させて
得られた信号に応じて該切り替え手段（１）の出力クロ
ック信号をマスクして内部クロック信号として出力する
パルス割れ防止手段（３）とを備えてなることを特徴と
するクロック切り替え制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63275735A JPH0778696B2 (ja) | 1988-10-31 | 1988-10-31 | クロック切り替え制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63275735A JPH0778696B2 (ja) | 1988-10-31 | 1988-10-31 | クロック切り替え制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02122317A true JPH02122317A (ja) | 1990-05-10 |
| JPH0778696B2 JPH0778696B2 (ja) | 1995-08-23 |
Family
ID=17559658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63275735A Expired - Fee Related JPH0778696B2 (ja) | 1988-10-31 | 1988-10-31 | クロック切り替え制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0778696B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0446722U (ja) * | 1990-08-28 | 1992-04-21 | ||
| US7047434B2 (en) | 2000-10-31 | 2006-05-16 | Seiko Epson Corporation | Data transfer control device and electronic equipment |
-
1988
- 1988-10-31 JP JP63275735A patent/JPH0778696B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0446722U (ja) * | 1990-08-28 | 1992-04-21 | ||
| US7047434B2 (en) | 2000-10-31 | 2006-05-16 | Seiko Epson Corporation | Data transfer control device and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0778696B2 (ja) | 1995-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4569017A (en) | Duplex central processing unit synchronization circuit | |
| US4635249A (en) | Glitchless clock signal control circuit for a duplicated system | |
| JP5107704B2 (ja) | バスシステムの制御方法、バスシステムの装置およびバスシステム | |
| JPH0778696B2 (ja) | クロック切り替え制御方式 | |
| JPH01128153A (ja) | 非同期機器間の制御信号伝送方式 | |
| JPS6361337A (ja) | 自動リセツト方法 | |
| SU1684785A1 (ru) | Устройство дл синхронизации вычислительной системы | |
| JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
| JP3229993B2 (ja) | フレームパルス切替回路 | |
| JPS62192815A (ja) | クロツク切替回路 | |
| JP2806913B2 (ja) | 出力信号切替回路 | |
| SU1166118A1 (ru) | Устройство дл контрол @ -разр дного распределител импульсов | |
| JP4750505B2 (ja) | クロック切り換え回路 | |
| JPH03188725A (ja) | 非同期信号送受信回路 | |
| JPH01314449A (ja) | システムクロック発生システム | |
| JP2002215602A (ja) | 自己同期型転送制御回路およびこれを備えるデータ駆動型情報処理装置 | |
| JPH04305719A (ja) | クロック信号切換え回路 | |
| JPS63120355A (ja) | バスインタ−フエ−ス回路 | |
| JPH05122750A (ja) | 交換機のクロツク供給装置 | |
| JPH04236531A (ja) | メッセージ通信ルート切替方式 | |
| JPS63142751A (ja) | 二重化系切替制御方式 | |
| JPH04290348A (ja) | 二重化された情報転送処理装置の系切替方式 | |
| JPH0438016B2 (ja) | ||
| JPH05151121A (ja) | 上りと下りのシリアルデータ並行処理方法 | |
| JPH0424713A (ja) | 電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |