JPH02122570A - 不揮発性メモリ及びその製造方法 - Google Patents
不揮発性メモリ及びその製造方法Info
- Publication number
- JPH02122570A JPH02122570A JP63275444A JP27544488A JPH02122570A JP H02122570 A JPH02122570 A JP H02122570A JP 63275444 A JP63275444 A JP 63275444A JP 27544488 A JP27544488 A JP 27544488A JP H02122570 A JPH02122570 A JP H02122570A
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- film
- arsenic
- layer
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＥＰＲＯＭ、ＥＥＰＲＯＭ等の不揮発性メモ
リ及びその製造方法に関する。
リ及びその製造方法に関する。
［発明の概要コ
本発明は、半導体基体上に形成されたフローティングゲ
ートと該フローティングゲート上方に形成されたコント
ロールゲートとの積層構造を有する不揮発性メモリにお
いて、 フローティングゲートをホウ素及び／又はヒ素を含む多
結晶シリコンで形成したことにより、フローティングゲ
ートを熱処理（熱酸化）する際に、フローティングゲー
トを形成する多結晶シリコンにおけるグレインの増速成
長効果を抑え、フローティングゲートの質向上を図った
ものである。
ートと該フローティングゲート上方に形成されたコント
ロールゲートとの積層構造を有する不揮発性メモリにお
いて、 フローティングゲートをホウ素及び／又はヒ素を含む多
結晶シリコンで形成したことにより、フローティングゲ
ートを熱処理（熱酸化）する際に、フローティングゲー
トを形成する多結晶シリコンにおけるグレインの増速成
長効果を抑え、フローティングゲートの質向上を図った
ものである。
［従来の技術］
従来、この種の不揮発性メモリとしては、ＥＰＲＯＭや
、ＥＥＰＲＯＭが知られている。これら従来の不揮発性
メモリにおいては、フローティングゲートを多結晶シリ
コンで形成し、不純物としてはリン（Ｐ）が用いられて
いる。このようにして、リンのゲッター効果により、外
部汚染（例えばＮａ’等）の防止を図っている。
、ＥＥＰＲＯＭが知られている。これら従来の不揮発性
メモリにおいては、フローティングゲートを多結晶シリ
コンで形成し、不純物としてはリン（Ｐ）が用いられて
いる。このようにして、リンのゲッター効果により、外
部汚染（例えばＮａ’等）の防止を図っている。
［発明が解決しようとする課題］
しかしながら、このようにフローティングゲートを構成
する多結晶シリコンにリンを拡散させて、その後熱処理
を施した場合、リンイオンが種となって多結晶シリコン
のグレインサイズが増大する。
する多結晶シリコンにリンを拡散させて、その後熱処理
を施した場合、リンイオンが種となって多結晶シリコン
のグレインサイズが増大する。
このため、フローティングゲート表面に凹凸が生じ、こ
のフローティングゲートを熱酸化して形成する酸化膜に
も凹凸ができてしまい、膜質の低下を招く問題点を有し
ていた。
のフローティングゲートを熱酸化して形成する酸化膜に
も凹凸ができてしまい、膜質の低下を招く問題点を有し
ていた。
本発明は、このように従来の問題点に着目して創案され
たものであって、フローティングゲートとコントロール
ゲート間の酸化膜の膜質を向上させ、デバイスの信頼性
を高めた不揮発性メモリを得んとするものである。
たものであって、フローティングゲートとコントロール
ゲート間の酸化膜の膜質を向上させ、デバイスの信頼性
を高めた不揮発性メモリを得んとするものである。
［課題を解決するための手段］
そこで、本発明は、半導体基体上に形成されたフローテ
ィングゲートと該フローティングゲート上方に形成され
たコントロールゲートとの積層構造を有する不揮発性メ
モリにおいて、 前記フローティングゲートをホウ素及び／又はヒ素を含
む多結晶シリコンで形成したことを、その解決手段とし
ている。
ィングゲートと該フローティングゲート上方に形成され
たコントロールゲートとの積層構造を有する不揮発性メ
モリにおいて、 前記フローティングゲートをホウ素及び／又はヒ素を含
む多結晶シリコンで形成したことを、その解決手段とし
ている。
「作用」
フローティングゲートを形成する多結晶シリコンに含ま
れたホウ素及び／又はヒ素は、熱処理の際に、グレイン
成長の種となりにくいため、グレインサイズの増大化を
抑制する。このため、フローティングゲートの表面に凹
凸が生じるのを防止出来、フローティングゲートを熱酸
化して酸化膜を形成した場合、その膜質が向上する。
れたホウ素及び／又はヒ素は、熱処理の際に、グレイン
成長の種となりにくいため、グレインサイズの増大化を
抑制する。このため、フローティングゲートの表面に凹
凸が生じるのを防止出来、フローティングゲートを熱酸
化して酸化膜を形成した場合、その膜質が向上する。
［実施例］
以下、本発明に係る不揮発性メモリ及びその製造方法の
詳細を図面に示す実施例に基づいて説明する。
詳細を図面に示す実施例に基づいて説明する。
まず、第１図に示すように、半導体基板であるｐ型のシ
リコン基板１の活性領域上に第１ゲート酸化膜となるＳ
ｉＯｘ膜２を形成し、このＳｉｎ。
リコン基板１の活性領域上に第１ゲート酸化膜となるＳ
ｉＯｘ膜２を形成し、このＳｉｎ。
の上にフローティングゲートとなる多結晶シリコン層３
をＣＶＤ法により形成する。
をＣＶＤ法により形成する。
次に、第２図に示すように、多結晶シリコン層３の上に
、ヒ素（Ａｓ）の拡散源となるヒ素シリケートガラス（
ＡｓＳＧ）Ｂ４をＣＶＤ法により形成し、次に、熱処理
を施して、前記多結晶シリコン層３中にヒ素を拡散させ
る。
、ヒ素（Ａｓ）の拡散源となるヒ素シリケートガラス（
ＡｓＳＧ）Ｂ４をＣＶＤ法により形成し、次に、熱処理
を施して、前記多結晶シリコン層３中にヒ素を拡散させ
る。
次に、第３図に示すように、ヒ素シリケートガラス層４
をエッチバックして除去し所定の形に加工した後、露出
した多結晶シリコン層３の表面を熱酸化して第２ゲート
酸化膜となる５ｈｏｔ膜５を形成する。
をエッチバックして除去し所定の形に加工した後、露出
した多結晶シリコン層３の表面を熱酸化して第２ゲート
酸化膜となる５ｈｏｔ膜５を形成する。
さらに、第４図に示すように、前記ＳｉＯｘ膜５の上に
コントロールゲートとなる多結晶シリコン層６をＣＶＤ
法により形成し、不純物を注入した後、フォトリソグラ
フィー法を用いてレジスト７ののパターンを形成し、こ
のレジスト７をマスクとして異方性エツチングを行いシ
リコン基板ｌを露出させる。
コントロールゲートとなる多結晶シリコン層６をＣＶＤ
法により形成し、不純物を注入した後、フォトリソグラ
フィー法を用いてレジスト７ののパターンを形成し、こ
のレジスト７をマスクとして異方性エツチングを行いシ
リコン基板ｌを露出させる。
次に、このように露出したシリコン基板１のソース・ド
レインとなる領域９．ＩＯにヒ素をイオン注入し、さら
に、熱酸化を施して、シリコン基板１の露出面、フロー
ティングゲートを形成する多結晶シリコン層３の側壁面
、コントロールゲートを形成する多結晶シリコン層６の
側壁面及び上面等に５ｉＯｙ膜８を形成する。この際、
熱酸化の熱によりソース・ドレイン領域９．１０に注入
されたヒ素が活性化される。
レインとなる領域９．ＩＯにヒ素をイオン注入し、さら
に、熱酸化を施して、シリコン基板１の露出面、フロー
ティングゲートを形成する多結晶シリコン層３の側壁面
、コントロールゲートを形成する多結晶シリコン層６の
側壁面及び上面等に５ｉＯｙ膜８を形成する。この際、
熱酸化の熱によりソース・ドレイン領域９．１０に注入
されたヒ素が活性化される。
次に、第７図に示すように、Ｓ ｉ Ｏを膜８上に、層
間絶縁膜であるリンシリケートガラス（ＰＳＧ）層１１
を形成する。
間絶縁膜であるリンシリケートガラス（ＰＳＧ）層１１
を形成する。
このような製造方法により製造された不揮発性メモリは
、フローティングゲートを形成する多結晶シリコン層３
にヒ素が導入されているため、熱酸化によるグレイン成
長を抑制することが出来る。
、フローティングゲートを形成する多結晶シリコン層３
にヒ素が導入されているため、熱酸化によるグレイン成
長を抑制することが出来る。
このため、第２ゲート酸化膜となる５ｉＯｚ膜３や側面
の５ｉＯｔ膜８に凹凸が生じることを防止する。
の５ｉＯｔ膜８に凹凸が生じることを防止する。
なお、上記実施例においては、フローティングゲートに
ヒ素を導入したが、ホウ素（Ｂ）を単独で導入してもよ
く、またはホウ素とヒ素を共に導入しても同様にグレイ
ンサイズの拡大の加速を抑制することが可能である。従
って、拡散源としてホウ素シリケートガラスＢＳＧ、ヒ
素ホウ素ンリケートガラス（ＡｓＢＳＧ）を用いること
も可能である。
ヒ素を導入したが、ホウ素（Ｂ）を単独で導入してもよ
く、またはホウ素とヒ素を共に導入しても同様にグレイ
ンサイズの拡大の加速を抑制することが可能である。従
って、拡散源としてホウ素シリケートガラスＢＳＧ、ヒ
素ホウ素ンリケートガラス（ＡｓＢＳＧ）を用いること
も可能である。
また、上記実施例におけるように、フローティングゲー
ト及びコントロールゲートを覆う５ｉＯ１膜８の上にＰ
ＳＧ層Ｉ■を設ければ、リン（Ｐ）のゲッター効果によ
り、外部からの汚染に対処できる。
ト及びコントロールゲートを覆う５ｉＯ１膜８の上にＰ
ＳＧ層Ｉ■を設ければ、リン（Ｐ）のゲッター効果によ
り、外部からの汚染に対処できる。
なお、上記実施例においては、フローティングゲートを
覆うＳ ｉ Ｏｙ膜を熱酸化により形成したが、ＣＶＤ
法により堆積させても勿論よい。
覆うＳ ｉ Ｏｙ膜を熱酸化により形成したが、ＣＶＤ
法により堆積させても勿論よい。
以上、実施例について説明したが、本発明は、これに限
られず各種の設計変更が可能である。
られず各種の設計変更が可能である。
［発明の効果］
以上の説明から明らかなように、本発明に依れば、フロ
ーティングゲートの不純物としてホウ素及び／又はヒ素
を用いたため、熱酸化などの熱処理の際に、グレインサ
イズの拡大の加速を抑えることが出来、フローティング
ゲートを囲む酸化膜に凹凸が生じるのを防止できる。そ
のため、酸化膜の膜質を向上させる効果がある。
ーティングゲートの不純物としてホウ素及び／又はヒ素
を用いたため、熱酸化などの熱処理の際に、グレインサ
イズの拡大の加速を抑えることが出来、フローティング
ゲートを囲む酸化膜に凹凸が生じるのを防止できる。そ
のため、酸化膜の膜質を向上させる効果がある。
また、コントロールゲートを形成した後、ＰＳＧで層間
絶縁膜を形成すれば、外部からの汚染を防止する効果が
得られる。
絶縁膜を形成すれば、外部からの汚染を防止する効果が
得られる。
第１図〜第７図は本発明に係る不揮発性メモリの製造方
法の実施例を示す断面図である。 ■・・・シリコン基板、２・・・ＳｉＯ！膜、３・・・
多結晶ンリコン層、４・・・Ａｓ５Ｇ層、５・・・５ｉ
Ｏｔ膜、６・・・多結晶シリコン層、８・・・５ｉｏｔ
膜、１１・・・ＰＳＧ層。 第１ 図 ネ更厖イ芹゛ｊの、＊ａ ζ５］ 第２図 ホ九万屯例の断面口 第３図 第４図 オ尖充４Ｊ：Ｉｆ）断面旧 第５図 第６ 図 、Δミ、ジ【：施イケ」の断面圓 第７図
法の実施例を示す断面図である。 ■・・・シリコン基板、２・・・ＳｉＯ！膜、３・・・
多結晶ンリコン層、４・・・Ａｓ５Ｇ層、５・・・５ｉ
Ｏｔ膜、６・・・多結晶シリコン層、８・・・５ｉｏｔ
膜、１１・・・ＰＳＧ層。 第１ 図 ネ更厖イ芹゛ｊの、＊ａ ζ５］ 第２図 ホ九万屯例の断面口 第３図 第４図 オ尖充４Ｊ：Ｉｆ）断面旧 第５図 第６ 図 、Δミ、ジ【：施イケ」の断面圓 第７図
Claims (3)
- （１）半導体基体上に形成されたフローティングゲート
と該フローティングゲート上方に形成されたコントロー
ルゲートとの積層構造を有する不揮発性メモリにおいて
、 前記フローティングゲートをホウ素及び／又はヒ素を含
む多結晶シリコンで形成したことを特徴とする不揮発性
メモリ。 - （２）半導体基体上に形成されたフローティングゲート
と該フローティングゲート上方に形成されたコントロー
ルゲートとの積層構造を有する不揮発性メモリの製造方
法において、 前記フローティングゲートとなる多結晶シリコン上にホ
ウ素及び／又はヒ素を含む拡散源を形成し、前記拡散源
によりホウ素及び／又はヒ素を前記多結晶シリコン中に
導入させることを特徴とする不揮発性メモリの製造方法
。 - （３）半導体基体上に形成されたフローティングゲート
と該フローティングゲート上方に形成されたコントロー
ルゲートとの積層構造を有する不揮発性メモリにおいて
、 前記フローティングゲートをホウ素及び／又はヒ素を含
む多結晶シリコンで形成すると共に、前記コントロール
ゲート上を覆う層間絶縁膜をリンを含むシリケートガラ
スで形成することを特徴とする不揮発性メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63275444A JPH02122570A (ja) | 1988-10-31 | 1988-10-31 | 不揮発性メモリ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63275444A JPH02122570A (ja) | 1988-10-31 | 1988-10-31 | 不揮発性メモリ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02122570A true JPH02122570A (ja) | 1990-05-10 |
Family
ID=17555612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63275444A Pending JPH02122570A (ja) | 1988-10-31 | 1988-10-31 | 不揮発性メモリ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02122570A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5215933A (en) * | 1990-05-11 | 1993-06-01 | Kabushiki Kaisha Toshiba | Method of manufacturing nonvolatile semiconductor memory device |
| FR2708146A1 (fr) * | 1993-07-19 | 1995-01-27 | Sgs Thomson Microelectronics | Cellule à grille flottante à durée de stockage accrue. |
| JPH07169861A (ja) * | 1993-12-14 | 1995-07-04 | Nec Corp | 不揮発性半導体記憶装置 |
-
1988
- 1988-10-31 JP JP63275444A patent/JPH02122570A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5215933A (en) * | 1990-05-11 | 1993-06-01 | Kabushiki Kaisha Toshiba | Method of manufacturing nonvolatile semiconductor memory device |
| FR2708146A1 (fr) * | 1993-07-19 | 1995-01-27 | Sgs Thomson Microelectronics | Cellule à grille flottante à durée de stockage accrue. |
| JPH07169861A (ja) * | 1993-12-14 | 1995-07-04 | Nec Corp | 不揮発性半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5780353A (en) | Method of doping trench sidewalls before trench etching | |
| JPH04211178A (ja) | 半導体装置の製造方法 | |
| US5943589A (en) | Method of fabricating semiconductor device with a trench isolation | |
| US7391081B2 (en) | Method for simultaneous fabrication of a nanocrystal and non-nanocrystal device | |
| KR940003597B1 (ko) | 마스크롬의 제조방법 | |
| JPH11111857A (ja) | 半導体装置の容量部形成方法、および半導体装置の容量部およびゲート部形成方法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JPS6146065B2 (ja) | ||
| JPS6115595B2 (ja) | ||
| JPS62293776A (ja) | 半導体装置の製造方法 | |
| JPS6310896B2 (ja) | ||
| JPH0481327B2 (ja) | ||
| JPS643070B2 (ja) | ||
| JPH0487374A (ja) | 不揮発性メモリ素子の製造方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| KR100505610B1 (ko) | 레트로그레이드 웰을 갖는 반도체장치의 제조방법 | |
| KR100258199B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| KR920009894B1 (ko) | 고압 반도체 소자의 제조방법 | |
| JPH0590254A (ja) | 半導体装置の製造方法 | |
| JP2774535B2 (ja) | 半導体装置の製造方法 | |
| JPS6246575A (ja) | 薄膜半導体装置 | |
| JPS587859A (ja) | 半導体記憶装置の製造方法 | |
| JPH0555603A (ja) | 半導体不揮発性メモリの製造方法 | |
| JPH0722624A (ja) | 半導体素子およびその製造方法 |