JPH02122658A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02122658A JPH02122658A JP63274388A JP27438888A JPH02122658A JP H02122658 A JPH02122658 A JP H02122658A JP 63274388 A JP63274388 A JP 63274388A JP 27438888 A JP27438888 A JP 27438888A JP H02122658 A JPH02122658 A JP H02122658A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- tray
- recess
- package
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置に係り、さらに詳しくは多数の端
子を有する半導体装置のパッケージの改良に関するもの
である。
子を有する半導体装置のパッケージの改良に関するもの
である。
［従来の技術］
近時、電子機器の小型化、薄形化等の要請と、高機能化
、多様化によるＩ１０端子の増大に伴って、半導体装置
は益々多端子化しており、例えば、外径２８＋ａｍ Ｘ
２８ｍｍ、厚さ３．８ｍｍの半導体装置において、端
子の数は１８０本、各端子の幅は３００ｐ、各端子の間
隔が６５０１Ｊ１１１程度のものが使用されている。
、多様化によるＩ１０端子の増大に伴って、半導体装置
は益々多端子化しており、例えば、外径２８＋ａｍ Ｘ
２８ｍｍ、厚さ３．８ｍｍの半導体装置において、端
子の数は１８０本、各端子の幅は３００ｐ、各端子の間
隔が６５０１Ｊ１１１程度のものが使用されている。
そして、基板への実装時には、これら微細な各端子を基
板に設けた微細な配線パターンにそれぞれ接続しなけれ
ばならないので、各端子のｘ、ｙ。
板に設けた微細な配線パターンにそれぞれ接続しなけれ
ばならないので、各端子のｘ、ｙ。
Ｚ方向の位置管理が厳しい精度で要求されている。
この端子位置精度及び基板への取付精度を向上させるこ
とは、端子間隔の微細化を進める上で重要な課題となっ
ており、これによってさらに実装密度を向上させること
が可能となる。このようなことから、半導体装置の加工
後に電気特性試験や出荷検査、あるいは運搬時の取扱い
等には細心の注意が必要である。
とは、端子間隔の微細化を進める上で重要な課題となっ
ており、これによってさらに実装密度を向上させること
が可能となる。このようなことから、半導体装置の加工
後に電気特性試験や出荷検査、あるいは運搬時の取扱い
等には細心の注意が必要である。
このため、加工後の半導体装置は、上記諸検査の際の運
搬時や製品として出荷する場合は、第８図に示すような
トレーに収容して端子の変形を防止している。第８図に
おいて、１１は例えば合成樹脂を成型してなるトレーで
、半導体装置を１個ずつ収容するための多数の室１２が
設けられており、各室１２の底部には升状の支持台１３
が形成されている。
搬時や製品として出荷する場合は、第８図に示すような
トレーに収容して端子の変形を防止している。第８図に
おいて、１１は例えば合成樹脂を成型してなるトレーで
、半導体装置を１個ずつ収容するための多数の室１２が
設けられており、各室１２の底部には升状の支持台１３
が形成されている。
このようなトレー１１の室１２に半導体装置を収容した
状態の断面図を第９図に示す。図において、１は半導体
装置で、半導体チップ（図示せず）と、多数のリード端
子２とをワイヤボンディングし、これらを例えばエポキ
シ樹脂の如き合成樹脂あるいはセラミックで封止してパ
ッケージ３を形成したものである。なお、リード端子２
は折曲げられ、先端部ははり水平に折曲げられて端子平
坦部２ａか形成されている。この半導体装置１は、リー
ド端子２の折曲部とパッケージ３との間、即ち肩部をト
レー１１の支持台１３に支持させ、リード端子２の変形
を防止するため端子平坦部２ａを浮かせて室１２内に収
容される。
状態の断面図を第９図に示す。図において、１は半導体
装置で、半導体チップ（図示せず）と、多数のリード端
子２とをワイヤボンディングし、これらを例えばエポキ
シ樹脂の如き合成樹脂あるいはセラミックで封止してパ
ッケージ３を形成したものである。なお、リード端子２
は折曲げられ、先端部ははり水平に折曲げられて端子平
坦部２ａか形成されている。この半導体装置１は、リー
ド端子２の折曲部とパッケージ３との間、即ち肩部をト
レー１１の支持台１３に支持させ、リード端子２の変形
を防止するため端子平坦部２ａを浮かせて室１２内に収
容される。
［発明が解決しようとする課題］
半導体装置を多端子化し、大形化した場合、パッケージ
の重量に対してリード端子は相対的に弱くなる場合が多
く、上述の支持方式では大きな重量を比較的弱いリード
端子で支持しているため、トレーのｘ、ｙ、ｚ方向の振
動や衝撃に対してリード端子が変形し易い。即ち、Ｚ方
向の振動に対しては第ＬＯ図（ａ）に示すようにリード
端子２は矢印２方向に変形し、Ｘ、Ｙ方向の振動に対し
ては（ｂ）図に示すように矢印Ｘ方向に変形することが
多い。
の重量に対してリード端子は相対的に弱くなる場合が多
く、上述の支持方式では大きな重量を比較的弱いリード
端子で支持しているため、トレーのｘ、ｙ、ｚ方向の振
動や衝撃に対してリード端子が変形し易い。即ち、Ｚ方
向の振動に対しては第ＬＯ図（ａ）に示すようにリード
端子２は矢印２方向に変形し、Ｘ、Ｙ方向の振動に対し
ては（ｂ）図に示すように矢印Ｘ方向に変形することが
多い。
このため、リード端子２のコプラナリティやベントリー
ドが変化し、基板に実装する際、基板に設けた配線パタ
ーンと端子平坦部２ａとの間隙にばらつきを生じたり、
配線パターンとリード端子２との位置が整合しなくなっ
たりして、正確に接続することが困難であり、またこれ
を修正するためには多くの工数を要する問題があった。
ドが変化し、基板に実装する際、基板に設けた配線パタ
ーンと端子平坦部２ａとの間隙にばらつきを生じたり、
配線パターンとリード端子２との位置が整合しなくなっ
たりして、正確に接続することが困難であり、またこれ
を修正するためには多くの工数を要する問題があった。
本発明は、上記の課題を解決すべくなされたもので、運
搬や出荷の際リード端子が変形するおそれのない半導体
装置を得ることを目的どしたものである。
搬や出荷の際リード端子が変形するおそれのない半導体
装置を得ることを目的どしたものである。
［課題を解決するための手段］
本発明に係る半導体装置は、パッケージの下面に凹部を
設けたものである。
設けたものである。
［作用］
半導体装置を運搬したり出荷したりするときは、下面に
設けた凹部をトレーの底面に突設した突起部に嵌合し、
これに全体を支持させてリード端子には負荷が加わらな
いようにする。このためトレーがＸ−Ｙ−Ｚ方向に振動
したり衝撃を受けたりしても、リード端子が変形するこ
とはない。
設けた凹部をトレーの底面に突設した突起部に嵌合し、
これに全体を支持させてリード端子には負荷が加わらな
いようにする。このためトレーがＸ−Ｙ−Ｚ方向に振動
したり衝撃を受けたりしても、リード端子が変形するこ
とはない。
また基板に実装するときは、基板に設けた突出部に凹部
を嵌合することにより、位置決めを容易にすることがで
きる。
を嵌合することにより、位置決めを容易にすることがで
きる。
［発明の実施例］
第１図〜第４図はそれぞれ本発明の実施例を示すもので
、各（ａ）は正面図、（ｂ）は底面図である。
、各（ａ）は正面図、（ｂ）は底面図である。
なお、第９図に示した従来例と同−又は相当部分には同
じ符号を付し、説明を省略する。
じ符号を付し、説明を省略する。
本発明は半導体装置１のパッケージ３の下面に四部４を
設けたもので、第１図の実施例は四隅に円形の凹部４を
、第２図の実施例ははｙ四角形の凹部４を、第３図の実
施例は四隅を切除してはソ四角形の凹部４を、さらに第
４図の実施例ははｙ四角形の溝状の四部４を設けたもの
である。なお、上記実施例中、第１図及び第３図の例で
は１個の凹部４ａ、４ｃを他の四部４より大きく形成し
、また、第２図及び第４図の例では凹部に舌状の突部４
ｂ又は凹部４ｃを設けた例を示しである。これは後述の
位置決めを容易にするためのものであるが、本発明に必
須のものではない。
設けたもので、第１図の実施例は四隅に円形の凹部４を
、第２図の実施例ははｙ四角形の凹部４を、第３図の実
施例は四隅を切除してはソ四角形の凹部４を、さらに第
４図の実施例ははｙ四角形の溝状の四部４を設けたもの
である。なお、上記実施例中、第１図及び第３図の例で
は１個の凹部４ａ、４ｃを他の四部４より大きく形成し
、また、第２図及び第４図の例では凹部に舌状の突部４
ｂ又は凹部４ｃを設けた例を示しである。これは後述の
位置決めを容易にするためのものであるが、本発明に必
須のものではない。
上記のように構成した半導体装置を運搬したり出６；Ｉ
シたりする場合は、第５図に示すように半導体装置１を
、底部にパッケージ３の下面に設けた凹部４の位置、形
状に整合し、四部４の深さより若干高い突起部１４を設
けたトレー１１の室１２に、凹部４を突起部１４に嵌合
して収容する。この状態を第６図に示す。図から明らか
なように、半導体装置１はトレー１１に設けた突起部１
４に支持されて、パッケージ３の底面及び端子平坦部２
ａは、トレー１１の底面から浮いており、リード端子２
にはなんらの負荷も加えられていない。このため、トレ
ー１１がｘ−ｙ−ｚ方向に振動したり衝撃を受けてもリ
ード端子２が変形するおそれは全くない。
シたりする場合は、第５図に示すように半導体装置１を
、底部にパッケージ３の下面に設けた凹部４の位置、形
状に整合し、四部４の深さより若干高い突起部１４を設
けたトレー１１の室１２に、凹部４を突起部１４に嵌合
して収容する。この状態を第６図に示す。図から明らか
なように、半導体装置１はトレー１１に設けた突起部１
４に支持されて、パッケージ３の底面及び端子平坦部２
ａは、トレー１１の底面から浮いており、リード端子２
にはなんらの負荷も加えられていない。このため、トレ
ー１１がｘ−ｙ−ｚ方向に振動したり衝撃を受けてもリ
ード端子２が変形するおそれは全くない。
第７図は本発明に係る半導体装置を基板に実装した例を
示すもので、基板５の表面に半導体装置１のパッケージ
３に設けた凹部４に対応して突起部６を設け、実装の際
四部４をこの突起部６に嵌合することにより、容易に位
置決めを行なうことができる。この場合、第１図〜第４
図の実施例に示したように、大きさの異なる四部４ ａ
、 ４ ｃｓあるいは舌状の突部４ｂ又は凹部４ｄを設
けておけば、半導体装置１の方向及び位置決めをさらに
容易に行なうことができる。
示すもので、基板５の表面に半導体装置１のパッケージ
３に設けた凹部４に対応して突起部６を設け、実装の際
四部４をこの突起部６に嵌合することにより、容易に位
置決めを行なうことができる。この場合、第１図〜第４
図の実施例に示したように、大きさの異なる四部４ ａ
、 ４ ｃｓあるいは舌状の突部４ｂ又は凹部４ｄを設
けておけば、半導体装置１の方向及び位置決めをさらに
容易に行なうことができる。
なお、第１図〜第４図に本発明に係るパッケージ３の凹
部４の実施例を示したが、本発明はこれに限定するもの
ではなく、適宜の形状を選択することができる。
部４の実施例を示したが、本発明はこれに限定するもの
ではなく、適宜の形状を選択することができる。
［発明の効果］
以上の説明から明らかなように、本発明は半導体装置の
パッケージの下面に凹部を設け、運搬時や出荷時にはト
レーの底部に設けた突起部にこの四部を嵌合して収容す
るようにしたので、リード端子には全く負荷が加わらな
い。このため、トレーがＸ−Ｙ−Ｚ方向に振動したり衝
撃を受けてもリード端子が変形するおそれがない。
パッケージの下面に凹部を設け、運搬時や出荷時にはト
レーの底部に設けた突起部にこの四部を嵌合して収容す
るようにしたので、リード端子には全く負荷が加わらな
い。このため、トレーがＸ−Ｙ−Ｚ方向に振動したり衝
撃を受けてもリード端子が変形するおそれがない。
また、この半導体装置を基板に実装する場合は、四部を
基板に設けた突起部と嵌合させることにより、容易に位
置決めができる等、実施による効果大である。
基板に設けた突起部と嵌合させることにより、容易に位
置決めができる等、実施による効果大である。
第１図〜第４図はそれぞれ本発明の実施例を示すもので
、各（ａ）は正面図、（ｂ）は底面図である。 第５図は本発明に係る半導体装置を収容するトレーの一
例の部分斜視図、第６図は半導体装置をトレーに収容し
た状態を示す断面図、第７図は半導体装置を基板に実装
した状態を示す一部断面図、第８図は従来のトレーの一
例の部分斜視図、第９図はこのトレーに半導体装置を収
容した状態を示す断面図、第１０図（ａ） 、 （ｂ）
は振動等によるリード端子の変形状態を示す説明図であ
る。 １：半導体装置、２：リード端子、２ａ：端子平坦部、
３：パッケージ、４：四部、５；基板、】１：トレー
６，１４二突起部。
、各（ａ）は正面図、（ｂ）は底面図である。 第５図は本発明に係る半導体装置を収容するトレーの一
例の部分斜視図、第６図は半導体装置をトレーに収容し
た状態を示す断面図、第７図は半導体装置を基板に実装
した状態を示す一部断面図、第８図は従来のトレーの一
例の部分斜視図、第９図はこのトレーに半導体装置を収
容した状態を示す断面図、第１０図（ａ） 、 （ｂ）
は振動等によるリード端子の変形状態を示す説明図であ
る。 １：半導体装置、２：リード端子、２ａ：端子平坦部、
３：パッケージ、４：四部、５；基板、】１：トレー
６，１４二突起部。
Claims (1)
- 【特許請求の範囲】 半導体チップとこれに接続されたリード端子の一部を
合成樹脂等でパッケージしてなる半導体装置において、 前記パッケージの下面に凹部を設けたことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63274388A JPH02122658A (ja) | 1988-11-01 | 1988-11-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63274388A JPH02122658A (ja) | 1988-11-01 | 1988-11-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02122658A true JPH02122658A (ja) | 1990-05-10 |
Family
ID=17540976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63274388A Pending JPH02122658A (ja) | 1988-11-01 | 1988-11-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02122658A (ja) |
-
1988
- 1988-11-01 JP JP63274388A patent/JPH02122658A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
| US4331373A (en) | Modular system with system carrier, test carrier and system connector | |
| JP4051200B2 (ja) | 電気装置用容器 | |
| JPH02122658A (ja) | 半導体装置 | |
| JPH01235360A (ja) | 半導体集積回路装置 | |
| JPH0126111Y2 (ja) | ||
| US6653728B1 (en) | Tray for ball grid array semiconductor packages | |
| JP2001028391A (ja) | 半導体集積回路装置格納用トレー | |
| KR960000599B1 (ko) | 패키지된 반도체 장치 및 그 제조방법 | |
| JPH09153541A (ja) | Ｉｃ収容方法及びｉｃ吸引台 | |
| EP0036907B1 (en) | Multi-lead plug-in type package for circuit element | |
| JP3024943B2 (ja) | Ｑｆｐプラスチック表面実装半導体電力装置 | |
| JP2004345667A (ja) | 電子部品搬送用キャリアテープ | |
| JP2517002Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS6140075Y2 (ja) | ||
| JP2023180017A (ja) | キャリアテープ、及びこれを用いた包装体 | |
| JPH06239381A (ja) | 多リード式電子部品の保持具 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPH02266554A (ja) | 集積回路パッケージ | |
| KR20010080807A (ko) | 반도체 칩 패키지 수납용 캐리어 테이프 | |
| JPS63152162A (ja) | 半導体装置 | |
| JPH05114661A (ja) | Ｉｃキヤリア | |
| JPH04206800A (ja) | エンボスタイプキャビティーテープ | |
| JPS63307086A (ja) | 半導体電子部品の梱包方式 | |
| JPH01134954A (ja) | 半導体装置のパッケージ構造 |