JPH02123444A - 情報発生／復旧仮保持回路 - Google Patents
情報発生／復旧仮保持回路Info
- Publication number
- JPH02123444A JPH02123444A JP63278905A JP27890588A JPH02123444A JP H02123444 A JPH02123444 A JP H02123444A JP 63278905 A JP63278905 A JP 63278905A JP 27890588 A JP27890588 A JP 27890588A JP H02123444 A JPH02123444 A JP H02123444A
- Authority
- JP
- Japan
- Prior art keywords
- information signal
- memory
- outputs
- input
- multiplexed information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 16
- 238000011084 recovery Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報発生／復旧仮保持回路に関し、特に多重化
情報の発生とその復旧を検出しこの検出情報を一時的に
仮保持してＣＰＵの負担を減少させることを図った情報
発生／復旧仮保持回路に関する。
情報の発生とその復旧を検出しこの検出情報を一時的に
仮保持してＣＰＵの負担を減少させることを図った情報
発生／復旧仮保持回路に関する。
コンピュータシステムにおける多重化情報の発生／復旧
の検出は、ＣＰＵが入力される情報を全て読み込んで多
重化情報の発生／復旧の判断を全ての情報に関して順次
行なっていた。
の検出は、ＣＰＵが入力される情報を全て読み込んで多
重化情報の発生／復旧の判断を全ての情報に関して順次
行なっていた。
従来の情報の発生／復旧の検出は、ｃＰＵで全ての情報
を読み込む必要があるので、ＣＰＵの負荷が大きくなっ
てしまうという欠点がある。
を読み込む必要があるので、ＣＰＵの負荷が大きくなっ
てしまうという欠点がある。
本発明の情報発生／復旧仮保持回路は、ｎビッ１−のカ
ウント値を出力するカウンタと、ｉｉＩ記カウンタの１
１し・・、・ｌ−カランｌ−（直出力をア１−レス入力
とし前記カウンタに同期して多重化された入力多重化情
報信号を記憶した記憶多重化情報信号を出力するメモリ
と、前記入力多重化情報信号と前記記憶多重化情報信づ
が異なることを検出し５た時のみ書込み要求パルスを出
力する書込みパルス発生器ど、前記カウンタのｎビット
カウンｌ〜値出力と前記入力多重化情報信号と面層書込
み要求パルスとを受け前記書込み要求パルスか発生した
時グ）み前記１１ビツト・カウント値出力と前記入力多
重化情報信号を入力し記憶するＦ Ｉ Ｆ Ｏ（Ｆ゛１
ｒｓｔ ＋ｎ Ｆｉｒｓｔ（ｌ ｕ ｔ、 ）メモリと
を有して構成される。
ウント値を出力するカウンタと、ｉｉＩ記カウンタの１
１し・・、・ｌ−カランｌ−（直出力をア１−レス入力
とし前記カウンタに同期して多重化された入力多重化情
報信号を記憶した記憶多重化情報信号を出力するメモリ
と、前記入力多重化情報信号と前記記憶多重化情報信づ
が異なることを検出し５た時のみ書込み要求パルスを出
力する書込みパルス発生器ど、前記カウンタのｎビット
カウンｌ〜値出力と前記入力多重化情報信号と面層書込
み要求パルスとを受け前記書込み要求パルスか発生した
時グ）み前記１１ビツト・カウント値出力と前記入力多
重化情報信号を入力し記憶するＦ Ｉ Ｆ Ｏ（Ｆ゛１
ｒｓｔ ＋ｎ Ｆｉｒｓｔ（ｌ ｕ ｔ、 ）メモリと
を有して構成される。
次に、図面を参照１〜で本発明を説明する。
第１図は本発明の一実施例のブロック図、第２図は第１
図の実施例のｎビットカウント値（ａ）、人力多重化情
報信号（ｂ ） 、記憶多重化情報信号（Ｃ）および書
込み要求パルス（ｄ）の−例を示す説明図である。ｎピ
ッ１〜のカウンタ１は、第２図（ａ）に示ず１１ピツＩ
・カラン［へ値を端子ａ１〜ａｎに出力し、メモリ２は
端子２１１ ヘ−（、ｉ ｎを介１〜て、このｎ Ｉ
ｆツトカウンｌ値をアドレスという入力しつつ、 ＩＩ
ビットカウント （１））の入力多重化情報イ３号を端子すを介してデー
タとして入力１〜記憶する。記憶した第２図（ｃ）に示
す記憶多重化情報信号は端子Ｃを介し７て出力される。
図の実施例のｎビットカウント値（ａ）、人力多重化情
報信号（ｂ ） 、記憶多重化情報信号（Ｃ）および書
込み要求パルス（ｄ）の−例を示す説明図である。ｎピ
ッ１〜のカウンタ１は、第２図（ａ）に示ず１１ピツＩ
・カラン［へ値を端子ａ１〜ａｎに出力し、メモリ２は
端子２１１ ヘ−（、ｉ ｎを介１〜て、このｎ Ｉ
ｆツトカウンｌ値をアドレスという入力しつつ、 ＩＩ
ビットカウント （１））の入力多重化情報イ３号を端子すを介してデー
タとして入力１〜記憶する。記憶した第２図（ｃ）に示
す記憶多重化情報信号は端子Ｃを介し７て出力される。
書込みパルス発生器−３は、端７− ｂを介して、第２
図＜ａ＞に示す入力多重化情報信号を入７Ｊするととも
に、端子Ｃを介し，てメモリ２に記憶された記憶多重化
情報信号を入力し，、これら両人力信号が異なることを
検出した時のみ第２図（ｄ）に示す書込みパルスを発生
！−、端子ｃ１に出力する。
図＜ａ＞に示す入力多重化情報信号を入７Ｊするととも
に、端子Ｃを介し，てメモリ２に記憶された記憶多重化
情報信号を入力し，、これら両人力信号が異なることを
検出した時のみ第２図（ｄ）に示す書込みパルスを発生
！−、端子ｃ１に出力する。
Ｆ Ｔ Ｆ Ｏメモリ４は端子ａｌ”−ａ，を介して１
１ヒットカウンｌ−値、端子すを介して入力多重化情報
信号、さらに端子ｄを介１〜で書込みパルスを受（Ｊ、
書込みパルスを受けた時のみ入力多重化情報信号とｒ１
ヒットカウンｌ−値を順次記憶しＣゆき端子ｅ１〜ｅ。
１ヒットカウンｌ−値、端子すを介して入力多重化情報
信号、さらに端子ｄを介１〜で書込みパルスを受（Ｊ、
書込みパルスを受けた時のみ入力多重化情報信号とｒ１
ヒットカウンｌ−値を順次記憶しＣゆき端子ｅ１〜ｅ。
、ｅｎ＋１を経て記憶した内容を出力し、こうして情報
発生とその復旧情報を仮保持１〜、ｃｐｕの負担を減少
させる。
発生とその復旧情報を仮保持１〜、ｃｐｕの負担を減少
させる。
以上説明したように本発明は、記憶させた前の内容と生
の内容の変化を検出した時のみ情報をＹ？１１”Ｏに仮
保持することにより、ＣＰＵ等が読み出すべき情報量を
大幅に減少させることかできるという効果がある。
の内容の変化を検出した時のみ情報をＹ？１１”Ｏに仮
保持することにより、ＣＰＵ等が読み出すべき情報量を
大幅に減少させることかできるという効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図の実施例の１１ビットカウント値（ａ）、入力多重化
情報信号（ １１） ） 、記憶多重化情報信号（ｃ）
および書込み要求パルス（ｄ）の−例を示す説明図であ
る。 １・・カウンタ、２・・メモリ、３・・・書込みパルス
発生器、４・・・Ｆ Ｉ Ｆ Ｏメモリ。
図の実施例の１１ビットカウント値（ａ）、入力多重化
情報信号（ １１） ） 、記憶多重化情報信号（ｃ）
および書込み要求パルス（ｄ）の−例を示す説明図であ
る。 １・・カウンタ、２・・メモリ、３・・・書込みパルス
発生器、４・・・Ｆ Ｉ Ｆ Ｏメモリ。
Claims (1)
- 【特許請求の範囲】 ｎビットのカウント値を出力するカウンタと、前記カウ
ンタのｎビットカウント値出力をアドレス入力とし前記
カウンタに同期して多重化された入力多重化情報信号を
記憶した記憶多重化情報信号を出力するメモリと、前記
入力多重化情報信号と前記記憶多重化情報信号が異なる
ことを検出した時のみ書込み要求パルスを出力する書込
みパルス発生器と、前記カウンタのｎビットカウント値
出力と前記入力多重化情報信号と前記書込み要求パルス
とを受け前記書込み要求パルスが発生した時のみ前記ｎ
ビットカウント値出力と前記入力多重化情報信号を入力
し記憶するＦＩＦＯ（ＦｉｒｓｔＩｎＦｉｒｓｔＯｕｔ
）メモリとを有し、情報の発生／復旧を仮保持すること
を特徴とする情報発生／復旧−１− 仮保持回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63278905A JPH02123444A (ja) | 1988-11-02 | 1988-11-02 | 情報発生／復旧仮保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63278905A JPH02123444A (ja) | 1988-11-02 | 1988-11-02 | 情報発生／復旧仮保持回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02123444A true JPH02123444A (ja) | 1990-05-10 |
Family
ID=17603727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63278905A Pending JPH02123444A (ja) | 1988-11-02 | 1988-11-02 | 情報発生／復旧仮保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02123444A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5340151A (en) * | 1991-11-25 | 1994-08-23 | Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho | Air bag apparatus |
| KR100324195B1 (ko) * | 1999-12-30 | 2002-03-15 | 이재천 | 소용량 건식 제습공조기 |
-
1988
- 1988-11-02 JP JP63278905A patent/JPH02123444A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5340151A (en) * | 1991-11-25 | 1994-08-23 | Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho | Air bag apparatus |
| KR100324195B1 (ko) * | 1999-12-30 | 2002-03-15 | 이재천 | 소용량 건식 제습공조기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682518A (en) | System for updating inactive system memory using dual port memory | |
| JPH02123444A (ja) | 情報発生／復旧仮保持回路 | |
| JPH10247899A (ja) | シリアル伝送方法及びその同期誤り検出方法 | |
| JPH0514458B2 (ja) | ||
| JP2687428B2 (ja) | 画像メモリ装置 | |
| JP3225904B2 (ja) | 回路故障検出回路 | |
| JPS62219390A (ja) | Ｆｉｆｏメモリ | |
| JP3013011B2 (ja) | バッファ回路 | |
| JP2804406B2 (ja) | パルス測定装置 | |
| JP2536721B2 (ja) | アラ―ム収集回路 | |
| JPH11102325A (ja) | メモリ監視方式 | |
| JPS60192443A (ja) | 監視装置 | |
| JPS5896327A (ja) | インタ−フエイス回路 | |
| JPH08153064A (ja) | バス幅拡張回路及びデータ転送システム | |
| JPS61270954A (ja) | 回線監視装置 | |
| JPS58200500A (ja) | 記憶装置 | |
| JPS62229335A (ja) | アドレス比較回路 | |
| JPS63305633A (ja) | フレ−ムアライナの監視方式 | |
| JPH0830502A (ja) | フラッシュメモリ連続書き込み回路 | |
| JPH03132851A (ja) | 書込みデータ縮退回路 | |
| JPH08292874A (ja) | メモリ状態検出回路 | |
| JPH1055317A (ja) | バックアップメモリ回路 | |
| JPH03254548A (ja) | エラスティックメモリ回路 | |
| JPS63178689A (ja) | ス−パ−インポ−ザ | |
| JPH0430234A (ja) | エラー検出回路 |