JPH0212418A - メモリカード・インタフェース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に着脱可能とされたメ％　ＩＪ
カードと、前記情報処理装置との間のインタフェース回
路に係わり、特にメモリカードを誤って着脱しても回路
を構成する素子に貫通電流が流れるのを防止したメモリ
カード・インタフェース回路に関する。

〔従来の技術〕

従来のこの踵のメモリカード・インタフェース回路は、
各種の情報の処理を実行する情報処理装置と、この情報
処理装置に着脱可能とされ各種のデータ等を格納するメ
モリカードとの間を接続する回路として知られている。

かかるメモリカード・インタフェース回路は、情報処理
装置側に省電力化を図るためにｃｖｏｓ素子で構成した
ドライバレシーバを設け、メモリカード側に省電力化を
図るためにＣＭＯ５素子で構成したドライバレシーバを
設け、かつメモリカード側のドライバレシーバにプルダ
ウン抵抗を設け、情報処理装置にメモリカードを装着す
ると、これらが接続されるようにした回路である。

ところで、前記したメモリカード・インタフェース回路
によれば、情報処理装置にメモリカードを装着し、これ
らの間が電気的に接続された後に、これらの間でデータ
の交換をする。

二のような従来のメモリカード・インタフェース回路に
おいて、メモリインタフェース信号のうち、データ・バ
ス・インタフェース信号については、情報処理装置側に
はプルダウン抵抗を設けていなかった。

〔発明が解決しようとする課題〕

従って、上述したような従来のメモリカード・インタフ
ェース回路において、メモリカードを情報処理装置から
抜き去る場合は、データ・バス・インタフェース信号を
高インピーダンス状態にし、メモリカードの設けられた
プルダウン抵抗を通してデータ・バス・インタフェース
信号ヲ低レベルにした後に、メモリカードの抜き取りを
行う必要があった。

前記した情報処理装置にメモリカードを取り付けた状態
において、誤ってデータ・バス・インタフェース信号が
高インピーダンスでない状態、つまりメモリカードにデ
ータの書き込み・読み出しを実行している状態で抜き去
ると、データが不確定となるという欠点がある。特に、
情報処理装置がメモリカードからデータの読み出し中に
、メモリカードを情報処理装置から抜去すると、誤った
データを情報処理装置が読み込むことは当然のことであ
るが、さらにメモリカードインクフェースのうち、デー
タ・バス・インタフェース信号の入力が不確定となり、
ＣＭＯ３素子に貫通電流が流れるという欠点があった。

本発明は上述した欠点を解決するためになされたもので
、情報処理装置側のドライバレシーバに貫通電流が流れ
ることを防止できるメモリカード・インタフェース回路
を提供することを目的とする。

〔課題を解決するための手段〕

上記目的を達成するために、本発明のメモリカード・イ
ンタフェース回路は、各種の情報の処理を実行する情報
処理装置と、この情報処理装置に着脱可能とされ各種の
データ等を格納するメモリカードとの間を接続するメモ
リカード・インタフェース回路において、情報処理装置
側のデータ・バス・インタフェース信号回路にプルダウ
ン抵抗を設けたものである。

このように構成された本発明によれば、メモリカードを
抜き取った際でも、情報処理装置側にはプルダウン抵抗
があるので、誤ってメモリカードを抜き去っても、情報
処理装置側のデータ・バス・インタフェース信号はプル
ダウン抵抗により低レベルとなり、回路素子に貫通電流
が流れることがない。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明に係るメモリカード・インタフェース
回路の実施例を示す回路図である。

第１図において、メモリカード・インタフェース回路１
は、各種の情報の処理を実行する情報処理装置２と、こ
の情報処理装置２に着脱可能とされ各種のデータ等を格
納するメモリカード３との間を接続する回路である。メ
モリカード・インタフェース回路２において、取り扱う
信号には、データ・バス・インタフェース信号１０１〜
１０８と、メモリカード続出信号２０１と、その他の信
号とが含まれているが、この実施例では必要な信号のみ
を表示している。

情報処理装置４は、ドライバレシーバ１１〜１８と、ド
ライバレシーバ１１〜１８のメモリカード３側のデータ
・バス・インタフェース信号回路とアースとの間に接続
したプルダウン抵抗２１〜２８とを備えている。ドライ
バレシーバ１１〜１８は、情報処理装置２側の出力イネ
ーブル信号３１〜３８がオンでドライバモードに、オフ
でレシーバモードになるようになっている。メモリカー
ド続出信号２０１は、情報処理装置２からドライバ４ト
プルダウン抵抗４５を介して出力されるようになってい
る。

メモリカード３は、ドライバレシーバ５１〜５８と、ド
ライバレシーバ５１〜５８の情報処理装置２側のデータ
・バス・インタフェース信号回路とアースとの間に接続
したプルダウン抵抗６１〜６８とを備えている。ドライ
バレシーバ５１〜５８は、メモリカード３側の出力イネ
ーブル信号７１〜７８がオンでドライバモードに、オフ
でレシーバモードになるようになっている。

ドライバレシーバ１１〜１８およびドライバレシーバ５
１〜５８は、シンク電流、ソース電流１２　［ｍＡ〕で
、０．４（：Ｖ）の電圧降下を保証している。プルダウ
ン抵抗２１〜２８は１０〔ｋΩ〕の抵抗値であり、また
プルダウン抵抗６１〜６８は５０〔ｋΩ〕の抵抗値であ
る。

メモリカード続出信号２０１は、プルダウン抵抗８トド
ライバ８５を介して取り込まれるようになっている。出
力イネーブル信号７１〜７８は、メモリカード続出信号
２０１を取り込んだメモリカード３により生成されるよ
うになっている。

このように構成された実施例の作用を説明する。

情報処理装置２にメモリカード３を装着し、情報処理装
置２とメモリカード３とを電気的に接続してテ′−夕を
メモリカード３から読み出し中であるものとする。すな
わち、情報処理装置２の出力イネーブル信号３１〜３８
がオフであるとすると、ドライバレシーバ１１〜１８は
レシーバモードとなっており、メモリカード側の出力イ
ネーブル信号７１〜７８がオンで、メモリカード３側の
ドライバレシーバ５１〜５８はドライバモードになって
いるものとする。このとき、誤ってメモリカード３を抜
き去ったとすると、情報処理装置２側のデータ・バス・
インクフェース信号１０１〜１０８は、プルダウン抵抗
２１〜２８により低レベルとなる。従って、ドライバレ
シーバ１１〜１８には、貫通電流が流れることを防止す
ることができる。

このように本実施例によれば、メモリカード・インタフ
ェース回路１の情報処理装置２のデータ・バス・インク
フェース信号１０１〜１０８の回路にプルダウン抵抗２
１〜２８を設けたことにより、メモリカード３を読み出
し中に情報処理装置２からメモリカード３を抜き去った
としても、情報処理装置２例のドライバレシーバ１１〜
１８に貫通電流が流れることがない。

〔発明の効果〕

以上説明したように本発明は、メモリカード・インタフ
ェース回路の情報処理装置のデータ・バス・インタフェ
ース信号の回路にプルダウン抵抗を設けたことにより、
メモリカードを読み出し中に情報処理装置からメモリカ
ードを抜き去ったとしても、情報処理装置側のドライバ
レシーバに貫通電流が流れることがないという効果があ
る。

【図面の簡単な説明】

第１図は本発明の実施例を示す回路図である。 １・・・・・・メモリカード・インターフェース回路、
２・・・・・・情報処理装置、３・・・・−・メモリカ
ード、１１〜１８．５１〜５８・・・・・・ドライバレ
シーバ２１〜２８．６１〜６８・・・・・・プルダウン
抵抗。 出　願　人　　　　　日本電気株式会社代　理　人　　
　　　弁理士　山内梅雄第１図

Claims (1)

【特許請求の範囲】
1. 各種の情報の処理を実行する情報処理装置と、この情報
   処理装置に着脱可能とされ各種のデータ等を格納するメ
   モリカードとの間を接続するメモリカード・インタフェ
   ース回路において、前記情報処理装置側のデータ・バス
   ・インタフェース信号回路にプルダウン抵抗を具備した
   ことを特徴とするメモリカード・インタフェース回路。