JPH02127754A

JPH02127754A - データ転送処理方式

Info

Publication number: JPH02127754A
Application number: JP63281986A
Authority: JP
Inventors: Takahiro Amano; 天野　孝弘; Isamu Hasebe; 長谷部　勇; Kiichi Watabe; 渡部　紀一; Masatoshi Maruyama; 丸山　昌俊
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1988-11-08
Filing date: 1988-11-08
Publication date: 1990-05-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（概要〕共有バスで接続されたマルチプロセッサシステムにおけ
るデータ転送処理方式に関し。

ファイル管理を容易にし記憶装置の利用効率を向上する
と共に、データ転送の高速化を図ることを目的とし。

複数のプロセッサについてのデータの共通部分及び非共
通部分を共に含み、先頭に当該データの共通部介入び非
共通部分を前記複数のプロセッサのいずれに転送するか
を示すＰＵ切替え情報を有するファイルをメモリに設け
ると共に、前記複数のプロセッサの各々に対応するデー
タ転送制御部を備え、前記メモリから前記複数のプロセ
ッサへのデータ転送の際に、マスタが前記ファイルをそ
の先頭から順に共有バス上に送出すると共に、前記デー
タ転送制御部が対応するプロセッサの各々へ前記ファイ
ルの所定部分を前記ｐｕ切替え情報に基づいて書込むよ
うに構成する。

〔産業上の利用分野〕

本発明はデータ転送処理方式に関し、更に詳しくは、共
有バスで接続されたマルチプロセッサシステムにおける
データ転送処理方式に間する。

単一の共有バスで複数のプロセッサを相互に接続してな
るマルチプロセッサシステムにおいては。

記憶装置から各プロセッサに対するデータ転送（プログ
ラムやデータの転送）を、各プロセッサに対して別々に
行う必要がある。

〔従来の技術〕

第８図は従来技術説明図であり、従来のデータ転送の方
式を示している。

（１）第８図（Ａ）の方式各プロセッサＰＵＯないしＰＬＩ５に対応してファイル
３４０ないし３４５が設けられる。各ファイル３４０な
いし３４５は、ファイル情報を含むヘッダと。

各プロセッサＰＵＯないしＰＩ３についてのデータの共
通部分であるｒ　Ｐｒｏｇｒａｍ　Ａ　Ｊと、各プロセ
ッサＰＵＯないしＰｔＪ５の各々で必要なデータの非共
通部分であるｒｄａｔａ　ＯＪないしｒｄａｔａ　５Ｊ
の１つとからなる。

この方式では１図示の如く、各ファイル３４０ないし３
４５が単一の共有バスを介して、順に、各プロセッサＰ
ＵＯないしＰＩ３にデータ転送される。

（２）第８図（Ｂ）の方式各プロセッサＰＵＯないしＰＩ３の各々で必要なデータ
の非共通部分であるｒｄａｔａ　ＯＪないしｒｄａｔａ
　５Ｊのファイル３５０ないし３５５と、各プロセッサ
ＰＵＯないしＰＩ３についてのデ′−夕の共通部分であ
るｒ　Ｐｒｏｇｒａｍ　Ａ　Ｊのファイル３５６とが設
けられる。ファイルの数は、プロセッサの数より多くな
る。

この方式では９図示の如く、まず、ファイル３５６が各
プロセッサＰＵＯないしＰＩ３に同時にデータ転送され
１次に、各ファイル３５０ないし３５５が順次各プロセ
ッサＰＵＯないしＰＩ３にデータ転送される。

（３）第８図（Ｃ）の方式ファイル３６０は、データの共通部分子　Ｐｒｏｇｒａ
ｍＡ」とデータの非共通部分子ｄａｔａ　ＯＪないしｒ
ｄａｔａ　５Ｊとを含む、即ち、設けられるファイルは
１つとされ、当該ファイルに各プロセッサＰＵＯないし
ＰＩ３についての全データが含まれる。

この方式では８図示の如く、各プロセッサＰＵＯないし
ＰＩ３に対して、ファイル３６０の全内容が同時にデー
タ転送される。

〔発明が解決しようとする課題〕

前述の従来技術には、各々２次のような問題がある。

＋１１第８図（Ａ）の方式管理すべきファイル数が多く、また、各ファイル３４０
ないし３４５がデータの共通部分子ＰｒｏｇｒａｍＡ」
を重複して含むので、補助記憶装置の利用効率が悪い。

また、各プロセッサＰＵＯないしＰＩ３へのデータ転送
を個別に行う必要があり、また、データの共通部分子Ｐ
ｒｏｇｒａｍ　Ａ　Ｊも個別に転送されるので、データ
転送時間が長くなる。

更に＊　　ＤＭＡ　（ｄｉｒｅｃｔ　ｍｅｍｏｒｙ　ａ
ｃｃｅｓｓ）転送によってデータ転送を行う場合に、Ｄ
ＭＡコントローラにパラメータをセットしこれに起動を
かけるという処理が転送の都度に必要となるので、煩雑
な処理により転送時間が増大する。

（２）第８図（Ｂ）の方式各ファイル３５０ないし３５５がデータの共通部分子　
Ｐｒｏｇｒａｍ　Ａ　Ｊを重複して含まないので、第８
図（Ａ）の方式に比べ、補助記憶装置の利用効率は向上
し、データ転送時間は短くなる。

しかしながら、これら以外については、第８図（Ａ）の
方式と同様の問題がある。

（３）第８図（Ｃ）の方式この方式によれば、第８図（Ａ）及び（Ｂ）の方式にお
ける問題は解決される。

ところが、各プロセッサＰＵＯないしＰＵ５から見ると
、不必要なデータ（例えば、プロセッサＰＵＯが必要と
するのはｒＰｒｏｇｒａｍ　Ａ　ＪとｒｄａｔａＯ」の
みである）によってそのメモリ　（ローカルメモリ）が
占有されてしまうという新たな問題を生じる。

本発明は、ファイル管理を容５にし記憶装置の利用効率
を向上すると共に、データ転送の高速化を図ったデータ
転送処理方式を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理構成図であり、同図（Ａ）は本発
明によるマルチプロセッサシステムを示し、同図（Ｂ）
は本発明によるファイルの構成を示している。

第１図において、ｌ及びＰＵＯないしＰＵ５はプロセッ
サ、２は共有バス、３はメモリ、４はマスタ、５及びＣ
ＯないしＣ５はデータ転送制御部。

３１はファイル、３２はヘッダ、３３はＰＵ切替え情報
である。

プロセッサ（又はローカルメモリを内部に有するプロセ
シングユニット）ｌは、ｐｕｏないしＰＵ５の複数個設
けられ、これらに共通で単一の共有バス２を介して接続
される。プロセッサＰＵＯないしＰＵ５は、互いに独立
して並列に動作可能なプロセッサである。

メモリ３は、共有バス２に接続され、プロセッサＰＵＯ
ないしＰＵ５に共有のメモリであり、データをファイル
３１の形で格納する。メモリ３は。

主記憶装置及び／又は補助記憶装置からなる。

ファイル３１は、その先頭部分であるヘッダ３２と、プ
ロセッサＰＵＯないしＰＵ５に共通に用いられるデータ
の共通部分子　Ｐｒｏｇｒａ＋ｗ　Ａ　Ｊと。

プロセッサＰＵＯないしＰＵ５の各々で別々に用いられ
るデータの非共通部分子ｄａｔａ　ＯＪないしｒｄａｔ
ａ　５Ｊとを含む・、ヘッダ３２は、当１亥ファイル３
１についてのファイル情報とＰＵ（プロセッサ）切替え
情報３３とを含む、ＰＵ切替え情報３３は、当該ファイ
ル３１内のデータの共通部分子Ｐｒｏｇｒａａ　Ａ　Ｊ
及び非共通部分子ｄａｔａ　ＯＪないしｒｄａｔａ　５
Ｊを、プロセッサＰＩＪＱないしＰＩＪ５のいずれに転
送するか（書込むか）を示す。

マスタ４は、プロセッサＰＵＯないしＰＵ５とメモリ３
との間で共有バス２を介したデータ転送（ＤＭＡ転送）
を行うものであり、バスマスタ又はホストプロセッサか
らなる０例えば、メモリ３からプロセッサＰＵＧないし
ＰＵ５へのデータ転送の際は、共有バス２の支配権を得
たマスタ４が。

メモリ３からファイル３１を読出し、これをプロセッサ
ＰＵＧないしＰＵ５に書込むために共有バス２上に送出
する。

データ転送制御部５は、複数のプロセッサＰＵ０ないし
ＰＵ５の各々に対応するように、ＣＯないしＣ５の複数
個設けられる。各データ転送制御ｎ部ＣＯないしＣ５の
少なくとも一部は、対応する各プロセッサＰＵＯないし
ＰＵ５と共有バス２との間に設けられ、共有バス２上に
送出されたファイル３１の所定部分をＰＵ切替え情報３
３に基づいて対応する各プロセッサＰＵＯないしＰＵ５
に書込む。

〔作用〕

第２図は本発明の作用説明図である。

複数のプロセッサＰＵＯないしＰＵ５で使用される全デ
ータが１つのファイル３１とされ、第１図（Ｂ）の如き
構成とされている。

マスタ４は、ファイル３１を一部メモリ３から読出した
後に、ファイル３１をその先頭から順に。

即ち、ヘッダ３２．　　ｒＰｒｏｇｒａｔ　ＡＪ　、　
　ｒｄａＬａ　ＯＪ　。

「ｄａｔａ　ＩＪ　、・・・の順に共有バス２上に送出
する。

まず、ヘッダ３２が共有バス２上に送出されると、ＰＵ
切替え情報３３の先頭の「パラメータセソト」命令に従
って、各データ転送制御部ＣＯないしＣ５が、当該命令
に続けて送出されるｐｕ切替え情報３３の各パラメータ
（ｒＰＬＩ　ＡＬＬ　ＯＮ　ＪｒＰｔｌｏ　ＯＮ　Ｊ　
、・・・）を取込む、各パラメータは。

各データ転送制御部ＣＯないしＣ５に対して、どのタイ
ミングで共有バス２上のデータの取込みを開始し終了す
るかを指示する制御情報である。即ち２例えば、第１図
（Ｂ）に図示の如く、パラメータｒＰＵ　ＡＬＬ　ＯＮ
　Ｊは、　　ｒ　Ｐｒｏｇｒａｍ　Ａ　Ｊの共有バス２
上への送出開始及び終了のタイミングで、共有バス２上
のデータについての全プロセッサＰＵＯないしＰＵ５へ
の取込みを開始し終了することを、データ転送制御部Ｃ
ＯないしＣ５に指示する。

パラメータｒｒ’Ｕｏ　ＯＮ　Ｊは、　　ｒｄａｔａ　
ＯＪの共有バス２上への送出開始及び終了のタイミング
で、共有バス２上のデータについてのプロセッサＰＵＯ
のみへの取込みを開始し終了することを、データ転送制
御部ＣＯないしＣ５（実際はＣＯのみ）に指示する。

次に、　　ｒＰｒｏｇｒａｍ　Ａ　Ｊが共有バス２上に
送出されると、データ転送制御部ＣＯないしＣ５は、先
にセントしたパラメータｒＰＵ　ＡＬＬ　ＯＮ　Ｊに従
って共有バス２上のデータを取込み、対応するプロセッ
サＰＵＯないしＰＵ５　（のローカルメモリ）に書込む
。これにより、第２図図示の如く、プロセッサＰＵＯな
いしＰＵ５についてのデータの共通部分であるｒ　Ｐｒ
ｏｇｒａａ＋　Ａ　Ｊが１−度の転送で、全プロセッサ
ＰＵＯないしＰＵ５に書込まれる（転送される）。

次に、　　ｒ　Ｐｒｏｇｒａｍ　Ａ　Ｊの送出が終了し
ｒｄａＬａＯ」の送出が開始されると、まずｒ　Ｐｒｏ
ｇｒａｍ　Ａ　Ｊの送出終了によりデータ転送制御部Ｇ
ＯないしＣ５は、パラメータｒＰＵ　ＡＬＬ　ＯＮ　　
（実際はＯＦＦ、後述する）」に従って、共有バス２上
のデータの取込みを終了する。そして、　　ｒｄａＬａ
　ＯＪの共有バス２上への送出開始により、データ転送
制御部ＣＯのみが、パラメータｒＰＵｏ　ＯＮ　Ｊに従
って、共有バス２上のデータの取込みを開始し、対応す
るプロセッサＰＵＯ（のローカルメモリ）に書込む、こ
れにより、第２図図示の如く、プロセッサＰＵ０のみが
使用するデータの非共通部分であるｒｄａｔａＯ」が、
プロセッサＰＵＯのみに書込まれる（転送される）。

次に、　　ｒｄａｔａ　ＯＪの送出が終了しｒｄａｔａ
　ＩＪの送出が開始されると、データ転送制御部ｃｏは
パラメータｒＰＩＩ０　ＯＮ　　（実際は０ＦＦ）　Ｊ
に従ってデータの取込みを終了し、データ転送制御部Ｃ
ＩはパラメータｒＰＩ１１　ＯＮ　Ｊに従ってデータの
取込みを開始し、対応するプロセッサＰｕｔへの、書込
み（転送）を行う。

以下、同様にして、データ転送を行うことによって、第
２図に示す如き結果が得られる。

以上により、複数のプロセッサで並列に実行される１つ
の処理についてのファイル数を１つにでき、メーモリ３
の利用効率も向上できる。また、データ転送時間を短く
することができ、データ転送時の煩雑な処理を無くすこ
とができる。更に、プロセッサのメモリの使用効率も向
上できる。

なお、ＰＵ切替え情報３３によるメモリ３の使用エリア
の増加、及び、パラメータのデータ転送制御部ＣＯない
しＣ５への設定による処理時間の増加は、実用上は、フ
ァイル３１の大きさ（語数）及び転送時間に対して十分
小さく無視できる。

〔実施例〕

＋ａ＋一実施例の説明第３図はＰＵ切替え情報３３を示す図である。

第３図（Ａ）に図示の如＜、ｐｕ切替え情報３３は、ど
のプロセッサにデータを取込むのかを指示するプロセッ
サ選択情Ｉｔ！（部）と、どのタイミングでデータの取
込みを開始又は終了するのかを指示するアドレス情報（
部）とからなる。

プロセッサ選択情報は１例えば、　　ｒＰＵ＃　ＡＬＬ
ＯＮＪ及びｒＰＩＪ＃　ＡＬｔ、　０ＦＦＪ　ニよッテ
、全てのプロセッサについてデータの取込みの開始及び
終了を行うことを指示する。

アドレス情報は５例えば、　　ｒａｄｄｒｅｓｓ　ＯＯ
Ｊによって、当該ファイル３１内のアドレスを指示する
。

従って、一対のパラメータｒＰＵ＃　ＡＬＬ　ＯＮ　ａ
ｄｄｒｅｓｓｏｏＪ及びｒＰＵ＃　ＡＬＬ　ＯＦＦ　ａ
ｄｄｒｅｓｓ　０１　Ｊは。

ファイル３１の００番地から０１番地までのデータ（ｒ
　Ｐｒｏｇｒａｍ　Ａ　Ｊに相当する）を全プロセッサ
ＰＵＯないしＦＯ５に取込むことを指示する。ヘッダ３
２．　　ｒＰｒｏｇｒａｍ　ＡＪ　、　　ｒｄａｔａ　
ＯＪ　、　−等の語数（アドレス）は予め知ることがで
きるので、ＰＵ切替え情！′１１３３によるタイミング
の指示が可能である。

第３図（Ｂ）は、１つのプロセッサ例えばＦＯ２につい
てのＰＵ切替え情１１３３を取出して示している。そし
て、このうち、対応するデータ転送制御部Ｃ２に取込ま
れる（格納される）のは、実際は５４つのアドレス悄＠
（実線３３′で示す）のみである（他も同様である）。

この４つのアドレス情報のみで、前述のデータ転送制御
を行うことができる。

第４図は実施例構成図であり、データ転送制御部５の構
成を示している。

第４図において、５１はデコーダ、５２はＦ［ＦＯ（レ
ジスタ）、５３は比較回路、５４はコントローラ、５５
はカウンタである。

ＰＩＦＯ５２は、共有バス２のデータバス上に送出され
たＰＵ切替え情報３３のアドレス情報を取込んで格納す
る。この時、ＰＩＦＯ５２は、プロセッサ選択情報が自
己の対応するプロセッサを指示している場合にのみ、そ
のアドレス情報を取込む。例えば、データ転送制御部Ｃ
２のＦＩＦＯ５２は、第３図（Ｂ）図示の如＜、ｒｏＯ
Ｊ。

ｒｏｌｌ、ｒ０４Ｊ及び「０５」の４つのアドレス情報
３３′のみを、この順に取込んで格納する。

また、ＰＩＦＯ５２は、最初に取込んだアドレス情報（
ｒｏＯＪ）を比較回路５３に送出すると共に、木ＦＷＥ
信号（本は負論理を示す）を受ける毎に順次取込んだア
ドレス情報をその順に送出する。

比較回路５３は、ＦｒＦＯ５２からのアドレス情報と共
有バス２のアドレスバス上に送出されたデータのアドレ
ス（ファイル３１におけるアドレス）とを比較して１両
者が一致した時に木ＥＣＵ信号（一致信号）をコントロ
ーラ５４に送出する。

デコーダ５１は、共有バス２のアドレスバスに送出され
たアドレスのうち上位３ビツトをコントローラ５４に送
出する。この上位３ビツトは、プロセッサＰＵＯないし
ＦＯ５のいずれについてのデータ転送であるかを示す。

コントローラ５４は、木ＥＱｔＪ信号を受けると木ＦＷ
Ｅ信号を送出してＰ　Ｉ　ＦＯ５２の出力を次のアドレ
ス情報とし９次の比較に備える。

奇数番目の＊ＥＱＵ信号を受けると、コントローラ５４
は、＊ＷＥ信号が送出されており（木ＲＤ信号が送出さ
れておらず）、かつ、前記上位３ビツトのアドレス信号
力□く自己の対応するプロセッサを指示している場合に
、＊ＥＮＡＢＬＥ信号（可１ｉｌＬ（３号）及び＊ＬＯ
ＡＤ信号（書込み信号）のカウンタ５５への送出を開始
する。なお、＊ＬＯＡＤ信号は、＊ＷＥ信号に対応して
形成される信号であってもよい、そして、コントローラ
５４は、＊ＥＮＡＢＬＥ信号の送出から適当な時間経過
後に、ＣＬＫ信号（クロック）を所定の周期でカウンタ
５５に送出する。ＣＬＫ信号の送出は。

木ＥＮへＢＬＥ信号の送出の期間中行われる。

偶数番目の木ＥＱＵ信号を受けると、コントローラ５４
は１本ＥＮＡＢＬＥ信号及び本ＬＯＡＤ信号の送出を停
止する。

カウンタ５５は、共有バス２のデータバスからその初期
値を取込んで、これを対応するプロセッサのメモリにお
ける書込みのスタートアドレスとする。この初期値は１
例えば、　　ｒＰｒｏｇｒａｍ　ＡＪ　。

ｒｄａｔａ　ＯＪ　、　　ｒｄａｔａ　ＩＪ　、−の各
々の先頭で、又はマスタ４により、その都度与えられる
。これにより、　　ｒＰｒｏｇｒａｍ　ＡＪの最後のア
ドレスの次アドレスを、　　ｒｄａｔａ　０４ないしｒ
ｄａｔａ　５Ｊの先！１アドレスとすることができ、プ
ロセッサのメモリの使用効率を向上できる。

そして、カウンタ５５は、木ＥＮＡＢＬＥ信号及び＊Ｌ
ＯＡＤ信号を受けて初期値をアドレス信号としてローカ
ルバスのアドレスバス、即ち、プロセッサ（のメモリ）
に送出し、この後ＣＬＫ信号を受ける都度にカウントア
ンプ（インクリメント）シた値をアドレス信号として送
出する。＊ＥＮＡＢＬＥ信号の送出が停止されると、カ
ウンタ５５は、アドレス信号の送出を停止する。

一方、共有バス２のデータバス上のデータは。

ローカルバスのデータバス上のデータとされ、ローカル
バスのアドレスバス上にカウンタ５５からアドレス信号
が送出されている時のみ、プロセッサ（のメモリ）に書
込まれる。

このように、データ転送制御部５は、ファイル３１のデ
ータに応じてプロセッサの選択を行う機能と、アドレス
空間の変更を行う機能とを備えている。

（ｂｌ他の実施例の説明本実施例は、データ転送制御部５を、第５図に図示の如
く、イネーブルコントローラ６とインクリメントコント
ローラ７とで構成した例である。

データ転送制御部５の一部であるインクリメントコント
ローラ７は、複数のプロセッサＰＵＯないしＰＯ２の各
々に対応してＩＣＯないしＩＣ５の複数個設けられ、各
プロセッサＰＵＯないしＰＯ２と共有バス２との間に設
けられる。インクリメントコントローラＩＣＯないしＩ
Ｃ５は、イネーブルコントローラ６からの指示に基づい
て、共有バス２上に送出されたファイル３１の所定部分
を対応するプロセッサＰＵＯないしＰＯ２に書込む。

データ転送制御部５の一部であるイネーブルコントロー
ラ６は、複数のプロセッサＰＵＯないしＰＯ２に共通に
設けられ、ＰＵ切替え情報３３に基づいて、インクリメ
ントコントローラＩＧＯないしＩＣ５に制御信号を送出
する。

第６図及び第７図は、各々、イネーブルコントローラ６
及びイ、ンクリメントコントローラ７の構成を示す図で
ある。

コントローラ５６及びカウンタ５７は、各々。

第４図のコントローラ５４及びカウンタ５５に対応する
ものである。

コントローラ５６は、木ＥＮＡＢＬＥ信号に代えて＊Ｅ
ＰＯ信号ないし本ＥＰ５信号を形成し。

これらを対応するインクリメントコントローラＩＣＯな
いしＩＣ５に送出する。＊ＥＰＯ信号ないし本ＥＰ５信
号は、デコーダ５１からの上位３ピントのアドレス信号
に基づいて、１つのプロセッサを選択するためにいずれ
か１つの信号が送出される。

カウンタ５７は、＊ＥＮＡＢＬＥ信号に代えて。

＊ＥＰＯ信号ないし本ＥＰ５信号のうち対応する１つの
信号を受ける。

この例によれば、ハードウェアを小さくすることができ
る。

以上１本発明を実施例により説明したが２本発明はその
主旨に従い種々の変形が可能である。

例えば、比較回路５３に代えて、共有バス２上に送出さ
れた語数（転送語数）をカウントする転送語数カウンタ
を設けてもよい、この場合、ＰＵ切替え情報３３のアド
レス部は、転送語数を示すように変更され、これがＰＩ
ＦＯ５２に格納される。そして、転送語数カウンタは、
ＰＩＦＯ５２が示す語数だけ転送された時に本ＥＣＵ信
号を送出するようにされる。

また、データ転送制御部ＧＯないしＣ５は、各プロセッ
サＰＵＯないしＰＯ３内に実現されるものであってもよ
く、イネーブルコントローラ６はマスタ４内に、インク
リメントコントローラ■ＣＯないしＩＣ５はプロセッサ
ＰＵＯないしＰＯ３内に実現されるものであってもよい
。

〔発明の効果〕

以上説明したように１本発明によれば、共有バスで接続
されたマルチプロセッサシステムにおけるデータ転送処
理において、ファイルの先頭にＰＵ切替え情報を備える
と共に各プロセッサに対応したデータ転送制御部を設け
ることにより、ファイル数を少なくしてファイル管理を
容昌にすることができ、記憶装置の利用効率を向上でき
、また。

プロセッサのメモリの利用効率も向上することができる
。

【図面の簡単な説明】

第１図は本発明の原理構成図。第２図は本発明の作用説明図。第３図はＰＵ切替え情報を示す図。第４図は実施例構成図。第５図は他の実施例構成図。第６図はイネーブルコントローラ構成図。第７図はインクリメントコントローラ構成図。第８図は従来技術説明図。１はプロセッサ、２は共有バス、３はメモリ。４はマスタ、５はデータ転送制御部、３１はファイル、
３２はヘッダ、３３はＰＵ切替え情報である。特許出願人株式会社ピーエフニー

Claims

【特許請求の範囲】複数のプロセッサ（１）と、前記複数のプロセッサ（１）に共通に設けられた共有バ
ス（２）と、データをファイルの形で格納するメモリ（３）と、前記複数のプロセッサ（１）と前記メモリ（３）との間で前記共有バス（２）を介したデータ転送
を行うマスタ（４）とを備えたマルチプロセッサシステ
ムにおいて、前記複数のプロセッサ（１）についての前記データの共
通部分及び非共通部分を共に含み、先頭に当該データの
共通部分及び非共通部分を前記複数のプロセッサ（１）
のいずれに転送するかを示すＰＵ切替え情報（３３）を
有するファイル（３１）を前記メモリ（３）に設けると
共に、前記複数のプロセッサ（１）の各々に対応するデータ転
送制御部（５）を備え、前記メモリ（３）から前記複数のプロセッサ（１）への
データ転送の際に、前記マスタ（４）が前記ファイル（
３１）をその先頭から順に前記共有バス（２）上に送出
すると共に、前記データ転送制御部（５）が対応するプ
ロセッサ（１）の各々へ前記ファイル（３１）の所定部
分を前記ＰＵ切替え情報（３３）に基づいて書込むことを特徴とするデータ転送処理方式。