JPH02128179A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH02128179A JPH02128179A JP63280599A JP28059988A JPH02128179A JP H02128179 A JPH02128179 A JP H02128179A JP 63280599 A JP63280599 A JP 63280599A JP 28059988 A JP28059988 A JP 28059988A JP H02128179 A JPH02128179 A JP H02128179A
- Authority
- JP
- Japan
- Prior art keywords
- test
- circuit
- signal generation
- integrated circuit
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は集積回路に関し、特にそのテストの容易化に
関するものである。
関するものである。
ゲートアレイで代表されるセミカスタム集積回路の製作
プロセスは、先ず集積回路の使用者側で所望の回路設計
を行い、集積回路の製造者側とで論理検証やタイミング
検証を行ったあと、その集積回路の製造に移るというの
が従来性われている一般的な手順である。したがって、
このような製作プロセスによって得られる集積回路は、
第3図に概略的にブロック図で示すように使用者側によ
って設h1された実際の使用に供される内部回路1と、
この内部回路1と集積回路外部との間で信号の授受を行
うための外部端子2とによって構成される。
プロセスは、先ず集積回路の使用者側で所望の回路設計
を行い、集積回路の製造者側とで論理検証やタイミング
検証を行ったあと、その集積回路の製造に移るというの
が従来性われている一般的な手順である。したがって、
このような製作プロセスによって得られる集積回路は、
第3図に概略的にブロック図で示すように使用者側によ
って設h1された実際の使用に供される内部回路1と、
この内部回路1と集積回路外部との間で信号の授受を行
うための外部端子2とによって構成される。
ところで、集積回路の製造者側では集積回路の初期故障
率を低減す゛るために、バーンインと呼ばれるテストを
行うのが通例である。このバーンインテストは、実使用
条件よりも厳しい高電圧、高温の環境のもとて上記内部
回路1を動作させたまま数時間から数10時間放置する
ことによって、集積回路の初期故障を発見するための試
験であり、特に自動車搭載用集積回路など低故障率が要
求される集積回路には欠くことができない。
率を低減す゛るために、バーンインと呼ばれるテストを
行うのが通例である。このバーンインテストは、実使用
条件よりも厳しい高電圧、高温の環境のもとて上記内部
回路1を動作させたまま数時間から数10時間放置する
ことによって、集積回路の初期故障を発見するための試
験であり、特に自動車搭載用集積回路など低故障率が要
求される集積回路には欠くことができない。
しかしながら、上記した内部構成の従来の集積回路につ
いてバーンインテストを行う場合、その内部回路1をテ
スト動作させるためのテストパターンを、製作される集
積回路ごとに製造者側で集積回路開発時のシミコレ−ジ
ョン用パターンを参考するなどして作成しなければなら
ないため、集積回路の規模が年々大きくなるにつれて、
そのテストパターン作成作業が複雑化し困難になるとい
う問題点が有る。
いてバーンインテストを行う場合、その内部回路1をテ
スト動作させるためのテストパターンを、製作される集
積回路ごとに製造者側で集積回路開発時のシミコレ−ジ
ョン用パターンを参考するなどして作成しなければなら
ないため、集積回路の規模が年々大きくなるにつれて、
そのテストパターン作成作業が複雑化し困難になるとい
う問題点が有る。
また、従来からバーンインテストに使用されているバー
ンイン装置では、上記テストパターンやクロックを含む
テス]・信号を出力するピン数が限られているため、集
積回路の規模が大きくなるにつれて、その内部回路1の
うちほんの一部しか動作させられないという事態も生じ
つつある。さらに、複数種類のデス1−信号を集積回路
に供給するためのテスト用基板も個々の集積回路ごとに
開発しなければならず、多大の労力を要するなどの問題
点も有る。
ンイン装置では、上記テストパターンやクロックを含む
テス]・信号を出力するピン数が限られているため、集
積回路の規模が大きくなるにつれて、その内部回路1の
うちほんの一部しか動作させられないという事態も生じ
つつある。さらに、複数種類のデス1−信号を集積回路
に供給するためのテスト用基板も個々の集積回路ごとに
開発しなければならず、多大の労力を要するなどの問題
点も有る。
この売可は上記のような問題点を解消するためになされ
たもので、テストパターンの作成やテスト用基板の開発
に多大の労力を要することなく、かつ規模の増大にも容
易に対応して内部回路のテスト動作を行わせることので
きる集積回路を得ることを目的とする。
たもので、テストパターンの作成やテスト用基板の開発
に多大の労力を要することなく、かつ規模の増大にも容
易に対応して内部回路のテスト動作を行わせることので
きる集積回路を得ることを目的とする。
この発明に係る集積回路は、実際の使用に供される内部
回路と、基本クロックを入力するための基本クロック入
力端子と、上記基本クロックに基づき内部回路をテスト
動作させるテストパターンなどのテスト信号を発生する
テスト信号発生回路と、このデス1−信号発生回路を使
用可能にするテストモード切換信号を入力するためのテ
ストモード切換入力端子とを設けたものである。
回路と、基本クロックを入力するための基本クロック入
力端子と、上記基本クロックに基づき内部回路をテスト
動作させるテストパターンなどのテスト信号を発生する
テスト信号発生回路と、このデス1−信号発生回路を使
用可能にするテストモード切換信号を入力するためのテ
ストモード切換入力端子とを設けたものである。
この発明においては、集積回路外部からテストモード切
換入力端子にテストモード切換信号が入力されるとテス
ト信号発生回路が使用可能になり、このテスト信号発生
回路は基本クロック入力端子から入力されてくる基本タ
ロツクに基づきテストパターンなどのテスト信号を発生
する。このテスト信号を受けて内部回路はテスト動作す
る。
換入力端子にテストモード切換信号が入力されるとテス
ト信号発生回路が使用可能になり、このテスト信号発生
回路は基本クロック入力端子から入力されてくる基本タ
ロツクに基づきテストパターンなどのテスト信号を発生
する。このテスト信号を受けて内部回路はテスト動作す
る。
第1図はこの発明による集積回路の一実施例を示すブロ
ック図である。図において、内部回路1は実際の使用に
供される本来の回路部であり、この内部回路1と集積回
路外部との間は、外部端子2を介して信号の授受を行え
るようにしである。
ック図である。図において、内部回路1は実際の使用に
供される本来の回路部であり、この内部回路1と集積回
路外部との間は、外部端子2を介して信号の授受を行え
るようにしである。
これとは別に、上記内部回路1にバーンインテスト動作
を行わけるテストパターンなどのテスト信号を発生する
テスト信号発生回路3と、このテスト信号発生回路3を
内部回路1に接続したり内部回路1から切り離したりす
るセレクタ回路4と、テスト信号発生回路3を使用可能
の状態にするテストモード切換信号を集積回路外部から
受は入れるためのテストモード切換入力端子5が設けら
れている。テストモード切換入力端子5は、テスト信号
発生回路3のほかにセレクタ回路4にも接続されている
。外部端子2の一部は、テス1へ信号発生回路3がテス
ト信号を生成するための基礎となる基本クロックCKを
集積回路外部から受は入れる基本クロック入力端子に共
用される。
を行わけるテストパターンなどのテスト信号を発生する
テスト信号発生回路3と、このテスト信号発生回路3を
内部回路1に接続したり内部回路1から切り離したりす
るセレクタ回路4と、テスト信号発生回路3を使用可能
の状態にするテストモード切換信号を集積回路外部から
受は入れるためのテストモード切換入力端子5が設けら
れている。テストモード切換入力端子5は、テスト信号
発生回路3のほかにセレクタ回路4にも接続されている
。外部端子2の一部は、テス1へ信号発生回路3がテス
ト信号を生成するための基礎となる基本クロックCKを
集積回路外部から受は入れる基本クロック入力端子に共
用される。
次に上記した集積回路のバーンインテスト時の動作につ
いて説明する。テスト信号発生回路3およびセレクタ回
路4をバーンインモードの状態に切換設定するテストモ
ード切換信号がテストモード切換入力端子5に入力され
ると、テスト信号発生回路3は使用可能の状態となり、
セレクタ回路4はテスト信号発生回路3と内部回路1の
間を接続状態にする。テスト信号発生回路3は使用可能
の状態において、外部端子2の一部から入力されでくる
基本クロックCKに基づき、第2図に波形図で示すよう
な複数種類の信号をテスト信号としで発生する。すなわ
ち、第2図(1)は外部端子2から入力される基本クロ
ックCKそのままの波形を示し、第2図(2)は基本ク
ロックCKの2分周信号CK2、第2図(3)は基本ク
ロックGKの4分周信号CK4.第2図(4)は基本ク
ロックCKの8分周信号CK8の波形をそれぞれ示し、
第2図 (5)〜(12)はこれらの信号の組合せによ
って得られる8相のクロックφ 〜φ8の各波形を示す
。
いて説明する。テスト信号発生回路3およびセレクタ回
路4をバーンインモードの状態に切換設定するテストモ
ード切換信号がテストモード切換入力端子5に入力され
ると、テスト信号発生回路3は使用可能の状態となり、
セレクタ回路4はテスト信号発生回路3と内部回路1の
間を接続状態にする。テスト信号発生回路3は使用可能
の状態において、外部端子2の一部から入力されでくる
基本クロックCKに基づき、第2図に波形図で示すよう
な複数種類の信号をテスト信号としで発生する。すなわ
ち、第2図(1)は外部端子2から入力される基本クロ
ックCKそのままの波形を示し、第2図(2)は基本ク
ロックCKの2分周信号CK2、第2図(3)は基本ク
ロックGKの4分周信号CK4.第2図(4)は基本ク
ロックCKの8分周信号CK8の波形をそれぞれ示し、
第2図 (5)〜(12)はこれらの信号の組合せによ
って得られる8相のクロックφ 〜φ8の各波形を示す
。
テスト信号発生回路3で発生される上記テスト信号は、
内部回路1のできるだけ多くの部分が動作するように組
み合わされてセレクタ回路4を通して内部回路1に与え
られ、これによって内部回路1のバーンインテスト動作
が行われる。テスト信号が内部的に発生されるため、集
積回路の規模の増大に対しても容易に対応可能である。
内部回路1のできるだけ多くの部分が動作するように組
み合わされてセレクタ回路4を通して内部回路1に与え
られ、これによって内部回路1のバーンインテスト動作
が行われる。テスト信号が内部的に発生されるため、集
積回路の規模の増大に対しても容易に対応可能である。
なお、上記実施例ではテスト信号発生回路3で発生され
るテスト信号として第2図 (1)〜(12)に示す各
波形の信号を一例として挙げたが、これに限らず種々の
パターンのテスト信号を発生させてもよい。セミカスタ
ム集積回路の場合には、このテスト信号のパターンの生
成を、集積回路製造者側から使用者(設計者)側に任せ
ることが1:きるため、その生成が極めて容易となる。
るテスト信号として第2図 (1)〜(12)に示す各
波形の信号を一例として挙げたが、これに限らず種々の
パターンのテスト信号を発生させてもよい。セミカスタ
ム集積回路の場合には、このテスト信号のパターンの生
成を、集積回路製造者側から使用者(設計者)側に任せ
ることが1:きるため、その生成が極めて容易となる。
また、互いに種類の異なる集積回路であっても同一パッ
ケージの集積回路の場合には、テスト信号発生回路3に
供給する基本クロックCKを集積回路外部から受は入れ
るための基本タロツク入力端子として、外部端子2のう
ちの同じ位置のピンを指定しておけば、多種類の集積回
路に対して1つのバーンインテスト用基板を共用できる
ので、個々の集積回路ごとにテスト用基板を設計する手
間を省略することができる。
ケージの集積回路の場合には、テスト信号発生回路3に
供給する基本クロックCKを集積回路外部から受は入れ
るための基本タロツク入力端子として、外部端子2のう
ちの同じ位置のピンを指定しておけば、多種類の集積回
路に対して1つのバーンインテスト用基板を共用できる
ので、個々の集積回路ごとにテスト用基板を設計する手
間を省略することができる。
以上説明したように、この発明によれば、集積回路外部
から基本クロックを入力するだけで、内部回路をテスト
動作させるのに必要なテスト信号を集積回路自信がその
内部で発生するように構成したので、テストパータンの
作成やテスト用基板の開発に多大の労力を要することな
く、かつ集積回路の規模の増大にも容易に対応しつつ、
バーンインテストなどにおける内部回路のテスト動作を
容易に行わせることができるという効果がある。
から基本クロックを入力するだけで、内部回路をテスト
動作させるのに必要なテスト信号を集積回路自信がその
内部で発生するように構成したので、テストパータンの
作成やテスト用基板の開発に多大の労力を要することな
く、かつ集積回路の規模の増大にも容易に対応しつつ、
バーンインテストなどにおける内部回路のテスト動作を
容易に行わせることができるという効果がある。
第1図(よこの発明による集積回路の一実施例を示すブ
ロック図、第2図はその集積回路におけるテスト信号発
生回路が発生するテスト信号を示す波形図、第3図は従
来の集積回路の構成を示すブロック図である。 図において、1は内部回路、2は外部端子、3はテスト
信号発生回路、5はテストモード切換入力端子である。 なお、各図中同一符号は同一または相当部分をボす。
ロック図、第2図はその集積回路におけるテスト信号発
生回路が発生するテスト信号を示す波形図、第3図は従
来の集積回路の構成を示すブロック図である。 図において、1は内部回路、2は外部端子、3はテスト
信号発生回路、5はテストモード切換入力端子である。 なお、各図中同一符号は同一または相当部分をボす。
Claims (1)
- (1)実際の使用に供される内部回路と、基本クロック
を入力するための基本クロック入力端子と、前記基本ク
ロックに基づき前記内部回路をテスト動作させるテスト
パターンなどのテスト信号を発生するテスト信号発生回
路と、このテスト信号発生回路を使用可能にするテスト
モード切換信号を入力するためのテストモード切換入力
端子とを備えたことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63280599A JPH02128179A (ja) | 1988-11-07 | 1988-11-07 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63280599A JPH02128179A (ja) | 1988-11-07 | 1988-11-07 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02128179A true JPH02128179A (ja) | 1990-05-16 |
Family
ID=17627279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63280599A Pending JPH02128179A (ja) | 1988-11-07 | 1988-11-07 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02128179A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004778A (ja) * | 2006-06-22 | 2008-01-10 | Sharp Corp | 半導体装置、半導体装置の検査方法、プローブカード |
-
1988
- 1988-11-07 JP JP63280599A patent/JPH02128179A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004778A (ja) * | 2006-06-22 | 2008-01-10 | Sharp Corp | 半導体装置、半導体装置の検査方法、プローブカード |
| US7902853B2 (en) | 2006-06-22 | 2011-03-08 | Sharp Kabushiki Kaisha | Semiconductor device, semiconductor device testing method, and probe card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0770573B2 (ja) | 半導体集積回路装置 | |
| US5453993A (en) | Semiconductor integrated circuit with clock selecting function | |
| JPWO2010044143A1 (ja) | 試験装置および製造方法 | |
| US5164665A (en) | IC tester | |
| US5367551A (en) | Integrated circuit containing scan circuit | |
| JP2009512874A (ja) | Icテスト方法及びその装置 | |
| JPH02128179A (ja) | 集積回路 | |
| JP2648001B2 (ja) | 半導体集積回路 | |
| JP3291706B2 (ja) | 論理回路の高速動作検証方法、及び、論理回路 | |
| JPH0627195A (ja) | Lsi試験装置 | |
| JP2000206182A (ja) | プロ―ブカ―ド | |
| JPS63271966A (ja) | 半導体集積回路 | |
| KR20050051856A (ko) | 디버깅용 주사 체인을 가지는 반도체 장치 및 주사 체인을이용한 디버깅 방법 | |
| JP2002116241A (ja) | Ic試験装置 | |
| KR100496793B1 (ko) | 직렬테스트패턴회로 | |
| JPH0252461A (ja) | 半導体装置 | |
| JPH02206773A (ja) | 半導体集積回路のテスト回路 | |
| JPH05134015A (ja) | 半導体集積回路 | |
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| JPH02249982A (ja) | 半導体集積回路装置 | |
| JPH07294606A (ja) | 半導体集積回路の自己検査回路 | |
| JPH0666885A (ja) | バウンダリースキャン回路 | |
| JPH0550375U (ja) | Ic試験装置 | |
| KR20000001783A (ko) | 다중 입력 시그너춰 레지스터를 이용하는 스캔 테스트 회로 | |
| JPH11142476A (ja) | 半導体集積回路とその検査方法 |