JPH02128259A - キャッシュ・メモリ回路 - Google Patents

キャッシュ・メモリ回路

Info

Publication number
JPH02128259A
JPH02128259A JP63281295A JP28129588A JPH02128259A JP H02128259 A JPH02128259 A JP H02128259A JP 63281295 A JP63281295 A JP 63281295A JP 28129588 A JP28129588 A JP 28129588A JP H02128259 A JPH02128259 A JP H02128259A
Authority
JP
Japan
Prior art keywords
memory
package
circuit
replaced
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63281295A
Other languages
English (en)
Inventor
Chikara Suzuki
鈴木　主税
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63281295A priority Critical patent/JPH02128259A/ja
Publication of JPH02128259A publication Critical patent/JPH02128259A/ja
Pending legal-status Critical Current

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、キャッシュ・メモリ回路に間し、特に、ディ
スク制御装置などにおいて半導体記憶部を備えてディス
ク・キャッシュ制御装置を構成するキャッシュ・メモリ
回路に間する。
［従来の技術］ 従来のキャッシュ・メモリ回路は、複数のメモリパッケ
ージ（半導体記憶パッケージ）に同一電源を供給してい
た。すなわち、全てのメモリパッケージに対して一括し
て電源投入および切断を行なっていた。
このため、いずれかのメモリパッケージに障害が発生し
た場合に、障害メモリパッケージの交換を行なうには、
次のような操作が必要であった。
■メモリパッケージの全データを吸い上げ、その後、−
度電源を落とす。
■障害のあるメモリパッケージを交換し、再度電源を投
入して吸い上げたデータを書き戻す。
従来のキャッシュ・メモリ回路では、このようにして障
害が生じたメモリパッケージを交換していた。
［解決すべき課題］ 上述した従来のキャッシュ・メモリ回路は、複数のメモ
リパッケージに同一電源を供給していたため、障害の生
じたメモリを交換するのに煩雑な手間を要し、メモリが
大きくなればなるほど交換するのに時間がかかるという
課題があった。
本発明は、上記課題にかんがみてなされたもので、短時
間で障害の生じたメモリを交換することが可能なキャッ
シュ・メモリ回路の提供を目的とする。
［課題の解決手段］ 上記目的を達成するため、本発明のキャッシュ・メモリ
回路は、メモリと個々のメモリに対する電源投入および
切断用のスイッチとを有する複数のメモリパッケージと
、この複数のメモリパッケージを制御してキャッシュメ
モリ動作を行なわしめる制御回路と、上記複数のメモリ
パッケージと制御回路に電源を供給する電源回路とを備
えた構成としである。
［実施例］ 以下、図面にもとづいて本発明の詳細な説明する。
第１図は、本発明の一実施例に係るキャッシュ・メモリ
回路のブロック図である。
同図において、ＩはメモリＩＣからなるメモリ、２はメ
モリｌの電源投入／切断を行なうスイッチ回路であり、
これらが−絹となってメモリパッケージｌＯ〜１２を構
成している。なお、メモリパッケージ１１．１２は、メ
モリパッケージ１０と同様の構成からなる。
また、１３はメモリ部であり、複数のメモリパッケージ
１０〜１２から構成されている。次に、１４はメモリ部
１３の制御を行なう制御回路であり、この制御回路１４
とメモリ部１３でキャッシュ部１５を構成している。
そして、１６はキャッシュ部１５に電源を供給する電源
回路である。
上記構成において、メモリパッケージ１０のメモリｌに
障害が発生した場合は、次のようにしてメモリｌを交換
する。
まず、メモリパッケージｌＯの電源役人／切断を行なう
スイッチ回路２を切断状態とする。なお、このとき、他
のメモリパッケージ１１．１２は電源投入状態となって
いる。そして、この状態で障害パッケージであるメモリ
パッケージｌＯの交換を行ない、再度スイッチ回路２に
よってメモリパッケージｌＯの電源投入を行なう。
以上のようにすることにより、障害メモリパッケージｌ
Ｏ以外のデータを破壊せずに障害パッケージの交換を行
なうことができる。
このように本実施例は、メモリＩＣからなるメモリとこ
のメモリの電源投入／切断を行なうスイッチ回路とから
なる複数のメモリパッケージと、このメモリパッケージ
を制御する制御回路と、上記メモリパッケージと制御回
路とに電源を供給する電源回路とを備えている。
［発明の効果］ 以上説明したように本発明は、障害が発生したメモリパ
ッケージだけの電源を切断して交換した後、交換された
メモリパッケージに電源を投入することが可能なため、
障害パッケージ以外のデータを吸い上げる必要がなく、
短時間に障害パッケージの交換を行なうことが可能なキ
ャッシュ・メモリ回路を提供できるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例に係るキャッシュ・メモリ回
路のブロック図である。 ｌ：メモリ ２：スイッチ回路 ｌＯ〜１２：メモリパッケージ １３：メモリ部 ｌ　４　： 制御回路 ５　： キャッシュ部 ｌ　６　： 電源回路

Claims (1)

    【特許請求の範囲】
  1. 複数のメモリパッケージと、この複数のメモリパッケー
    ジを制御してキャッシュメモリ動作を行なわしめる制御
    回路と、上記複数のメモリパッケージと制御回路に電源
    を供給する電源回路とを具備するキャッシュ・メモリ回
    路において、上記メモリパッケージは、メモリと、この
    メモリに対する電源投入および切断を行なうスイッチと
    を有するものであることを特徴とするキャッシュ・メモ
    リ回路。
JP63281295A 1988-11-09 1988-11-09 キャッシュ・メモリ回路 Pending JPH02128259A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63281295A JPH02128259A (ja) 1988-11-09 1988-11-09 キャッシュ・メモリ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63281295A JPH02128259A (ja) 1988-11-09 1988-11-09 キャッシュ・メモリ回路

Publications (1)

Publication Number Publication Date
JPH02128259A true JPH02128259A (ja) 1990-05-16

Family

ID=17637076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63281295A Pending JPH02128259A (ja) 1988-11-09 1988-11-09 キャッシュ・メモリ回路

Country Status (1)

Country Link
JP (1) JPH02128259A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53146543A (en) * 1977-05-26 1978-12-20 Fujitsu Ltd Memory unit power source sharing system
JPS63158649A (ja) * 1986-12-23 1988-07-01 Nec Corp メモリ管理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53146543A (en) * 1977-05-26 1978-12-20 Fujitsu Ltd Memory unit power source sharing system
JPS63158649A (ja) * 1986-12-23 1988-07-01 Nec Corp メモリ管理装置

Similar Documents

Publication Publication Date Title
US3562555A (en) Memory protecting circuit
JPS62174814A (ja) 安定化電源回路
CN215267648U (zh) 保护电路以及智能设备
JPH02128259A (ja) キャッシュ・メモリ回路
CN206312125U (zh) 一种bios冗余装置
KR0168529B1 (ko) 간이 교환장치의 정전시 메모리 보존 회로
JP2000165420A (ja) バスシステム
CN115421985A (zh) 一种基于模拟开关的flash切换系统
US6529032B1 (en) Methods and apparatus for full I/O functionality and blocking of backdrive current
JPH0556549B2 (ja)
JPS611222A (ja) 電源スイツチ回路
JPS5832420B2 (ja) プログラム制御電子装置
JP2834306B2 (ja) 切り替え制御回路
JPS60259026A (ja) Ｎ：１の現用予備装置における自動切替方法
JPH05284648A (ja) 電源二重化装置
JPS5826390A (ja) 不揮発性メモリ
JPH04259989A (ja) 電源制御方式
JPH0414374B2 (ja)
JPH0246759A (ja) 半導体集積回路
JPH04271420A (ja) デバイスの活性保守方式
JPH02252030A (ja) マイクロコンピュータ開発支援装置
JPH04177504A (ja) プログラマブルコントローラのバックアップ装置
JPS61187056A (ja) マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路
JPH04304514A (ja) 擬似ディスクレスシステム
JPH01199245A (ja) 外部記憶装置を有する出力装置