JPH0556549B2 - - Google Patents
Info
- Publication number
- JPH0556549B2 JPH0556549B2 JP60288711A JP28871185A JPH0556549B2 JP H0556549 B2 JPH0556549 B2 JP H0556549B2 JP 60288711 A JP60288711 A JP 60288711A JP 28871185 A JP28871185 A JP 28871185A JP H0556549 B2 JPH0556549 B2 JP H0556549B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- information
- storage means
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体集積回路に搭載される入出力ポ
ート制御回路に関する。
ート制御回路に関する。
（従来技術）
従来、マイクロプロセツサ等の半導体集積回路
においては、半導体集積回路の内部ロジツクが異
常動作を起こした場合、それに伴つて入出力ポー
トの状態が不良となり、これにバス接続された他
の回路までも誤動作してしまい、システム全体が
予測不可能な誤動作状態におちいるという欠点を
もつていた。
においては、半導体集積回路の内部ロジツクが異
常動作を起こした場合、それに伴つて入出力ポー
トの状態が不良となり、これにバス接続された他
の回路までも誤動作してしまい、システム全体が
予測不可能な誤動作状態におちいるという欠点を
もつていた。
又、一部の半導体集積回路には、内部あるいは
外部からの異常検知信号により、内部ロジツクを
リセツト状態あるいは待機状態にする手段を備え
たものがあるが、リセツトや待機状態により設定
される入出力ポートの状態ではシステムの誤動作
を回避することができない。何故ならば、異常を
知らせる情報をリセツトによつて出力される情報
とはシステムによつて一致しない場合があるから
である。よつて、システムにあつたポート状態を
任意にセツトできる機能が望まる。
外部からの異常検知信号により、内部ロジツクを
リセツト状態あるいは待機状態にする手段を備え
たものがあるが、リセツトや待機状態により設定
される入出力ポートの状態ではシステムの誤動作
を回避することができない。何故ならば、異常を
知らせる情報をリセツトによつて出力される情報
とはシステムによつて一致しない場合があるから
である。よつて、システムにあつたポート状態を
任意にセツトできる機能が望まる。
（発明の目的）
本発明の目的は、半導体集積回路の内部ロジツ
クの異常動作に対して、その入出力ポートを所望
の状態を即座に設定する事ができる入出力ポート
制御回路を提供する事である。
クの異常動作に対して、その入出力ポートを所望
の状態を即座に設定する事ができる入出力ポート
制御回路を提供する事である。
本発明によれば、ある半導体集積回路の内部ロ
ジツクが異常動作を起こしても、該半導体集積回
路と結合されている他の回路を含みそのシステム
全体を、異常を起こした半導体集積回路の入出力
ポートを通じて、安全な状態に保ち、システムの
暴走を防止することができる。
ジツクが異常動作を起こしても、該半導体集積回
路と結合されている他の回路を含みそのシステム
全体を、異常を起こした半導体集積回路の入出力
ポートを通じて、安全な状態に保ち、システムの
暴走を防止することができる。
（発明の構成）
本発明の入出力ポート制御回路は、第１の出力
情報を記憶する第１の記憶手段及び入出力ポート
の入出力モード指定情報を記憶する入出力指定情
報記憶手段を有し、前記入出力モード指定情報に
基づき入力モード或いは出力モードの設定が可能
な入出力ポート制御回路において、内部の異常動
作の検出信号に応答して前記入出力モード指定情
報記憶手段の内容の変化を禁止しその状態を保持
させる手段と、前記内部の異常動作の検出時に出
力すべき情報を記憶する第２の記憶手段と、前記
検出信号及び前記入出力モード指定情報記憶手段
に記憶されている入出力モード指定情報に応答
し、当該入出力モード指定情報が出力モードを指
定しているときは前記第１の記憶手段に代えて前
記第２の記憶手段の記憶情報を出力させ、当該入
出力モード指定情報が入力モードを指定している
ときは前記第２の記憶手段にかかわらず入力モー
ド状態を保持させる手段とを設けたことを特徴と
する。
情報を記憶する第１の記憶手段及び入出力ポート
の入出力モード指定情報を記憶する入出力指定情
報記憶手段を有し、前記入出力モード指定情報に
基づき入力モード或いは出力モードの設定が可能
な入出力ポート制御回路において、内部の異常動
作の検出信号に応答して前記入出力モード指定情
報記憶手段の内容の変化を禁止しその状態を保持
させる手段と、前記内部の異常動作の検出時に出
力すべき情報を記憶する第２の記憶手段と、前記
検出信号及び前記入出力モード指定情報記憶手段
に記憶されている入出力モード指定情報に応答
し、当該入出力モード指定情報が出力モードを指
定しているときは前記第１の記憶手段に代えて前
記第２の記憶手段の記憶情報を出力させ、当該入
出力モード指定情報が入力モードを指定している
ときは前記第２の記憶手段にかかわらず入力モー
ド状態を保持させる手段とを設けたことを特徴と
する。
（実施例）
次に図面を参照して本発明の一実施例を説明す
る。
る。
第１図は、本発明の一実施例を示す要部ブロツ
ク図である。同図において、第一の出力情報記憶
手段３は半導体集積回路が正常動作している時の
出力情報である第一の出力情報を記憶すると共に
情報線１１に前記第一の出力情報を出力する回路
である。情報線１１は切り替え部４に接続され
る。また、第二の出力情報記憶手段２は半導体集
積回路が異常動作を起こした時に出力すべき第二
の出力情報を記憶すると共に、情報線１０にこの
第二の出力情報を出力するための回路である。情
報線１０は切り替え部４に接続される。さらに、
異常検知手段１は半導体集積回路が異常動作を起
こした場合、これを検知しかつ異常検知信号１２
をアクテイブ状態とし、異常動作未検出の場合は
異常検知信号１２を出さない。異常検知信号１２
は切り替え部４及び入出力指定情報保持手段１９
に供給される。切り替え部４は異常検知信号１２
がアクテイブ状態でない時、情報線１１と出力情
報線１３とを接続し、一方異常検知信号１２がア
クテイブ状態の時は情報線１０と出力信号線１３
とを接続する。入出力指定情報保持手段１９は異
常検知信号１２がアクテイブ状態でない時、入出
力指定情報記憶手段７の内容の適時変化を許可
し、異常検知信号１２がアクテイブ状態の時、入
出力指定情報記憶手段７の内容の変化を禁止し、
これを保持する。入出力指定情報記憶手段７は入
出力ポートの入出力モードを指定する情報を記憶
し、これが出力モードである場合は出力モード指
定信号１４をアクテイブ状態とし、入力モードで
ある場合は入力モード指定信号１５をアクテイブ
状態とする。出力モード指定信号１４は出力バツ
フア５へ供給され、入力モード指定信号１５は入
力バツフア６へ供給される。出力バツフア５は出
力モード指定信号１４がアクテイブ状態の時、出
力情報線１３の内容を情報線１６を通じ入出力端
子１８から出力する。さらに、出力モード指定信
号１４がアクテイブ状態でない時、情報線１６に
対しハイインピーダンスとなる。
ク図である。同図において、第一の出力情報記憶
手段３は半導体集積回路が正常動作している時の
出力情報である第一の出力情報を記憶すると共に
情報線１１に前記第一の出力情報を出力する回路
である。情報線１１は切り替え部４に接続され
る。また、第二の出力情報記憶手段２は半導体集
積回路が異常動作を起こした時に出力すべき第二
の出力情報を記憶すると共に、情報線１０にこの
第二の出力情報を出力するための回路である。情
報線１０は切り替え部４に接続される。さらに、
異常検知手段１は半導体集積回路が異常動作を起
こした場合、これを検知しかつ異常検知信号１２
をアクテイブ状態とし、異常動作未検出の場合は
異常検知信号１２を出さない。異常検知信号１２
は切り替え部４及び入出力指定情報保持手段１９
に供給される。切り替え部４は異常検知信号１２
がアクテイブ状態でない時、情報線１１と出力情
報線１３とを接続し、一方異常検知信号１２がア
クテイブ状態の時は情報線１０と出力信号線１３
とを接続する。入出力指定情報保持手段１９は異
常検知信号１２がアクテイブ状態でない時、入出
力指定情報記憶手段７の内容の適時変化を許可
し、異常検知信号１２がアクテイブ状態の時、入
出力指定情報記憶手段７の内容の変化を禁止し、
これを保持する。入出力指定情報記憶手段７は入
出力ポートの入出力モードを指定する情報を記憶
し、これが出力モードである場合は出力モード指
定信号１４をアクテイブ状態とし、入力モードで
ある場合は入力モード指定信号１５をアクテイブ
状態とする。出力モード指定信号１４は出力バツ
フア５へ供給され、入力モード指定信号１５は入
力バツフア６へ供給される。出力バツフア５は出
力モード指定信号１４がアクテイブ状態の時、出
力情報線１３の内容を情報線１６を通じ入出力端
子１８から出力する。さらに、出力モード指定信
号１４がアクテイブ状態でない時、情報線１６に
対しハイインピーダンスとなる。
また、入力バツフア６は入力モード指定信号１
５がアクテイブ状態の時、入出力端子１８から情
報線１６を通じ入力情報を入力し、入力情報線１
７を通じ内部回路へこれを伝達し、入力モード指
定信号１５がアクテイブ状態でない時は入力動作
を行なわず、入力情報線１７に対してはハイイン
ピーダンスとなる。
５がアクテイブ状態の時、入出力端子１８から情
報線１６を通じ入力情報を入力し、入力情報線１
７を通じ内部回路へこれを伝達し、入力モード指
定信号１５がアクテイブ状態でない時は入力動作
を行なわず、入力情報線１７に対してはハイイン
ピーダンスとなる。
尚、本実施例において、異常検知の対象として
は電源電圧の低下がCPUの暴走などの検出が考
えられ、また、第二出力情報記憶手段としては、
フリツプフロツプなどを設け、プログラムにより
内容を設定できるものや、マスクROMなどと同
様にマスク変更によつて半導体集積回路の製造時
に所定の状態に設定するものが考えられる。
は電源電圧の低下がCPUの暴走などの検出が考
えられ、また、第二出力情報記憶手段としては、
フリツプフロツプなどを設け、プログラムにより
内容を設定できるものや、マスクROMなどと同
様にマスク変更によつて半導体集積回路の製造時
に所定の状態に設定するものが考えられる。
さらに、異常検知手段はかならずしも半導体集
積回路の内部に設ける必要はなく、外部の異常検
知手段から発生される異常検知信号を端子から取
り込むという方法も可能である。
積回路の内部に設ける必要はなく、外部の異常検
知手段から発生される異常検知信号を端子から取
り込むという方法も可能である。
（発明の効果）
以上説明したように本発明によれば、半導体集
積回路が異常動作をはじめた場合、即座に入出力
端子を適切な入出力状態に設定し、半導体集積回
路の応用システムの動作を停止するよう制御する
など、安全な状態に保つことができるので、半導
体集積回路の応用システムの誤動作を効果的に防
止することができる。
積回路が異常動作をはじめた場合、即座に入出力
端子を適切な入出力状態に設定し、半導体集積回
路の応用システムの動作を停止するよう制御する
など、安全な状態に保つことができるので、半導
体集積回路の応用システムの誤動作を効果的に防
止することができる。
第１図は本発明の一実施例の要部ブロツク図で
ある。 １……異常検知手段、２……第二出力情報記憶
手段（異常動作時の出力情報）、３……第一出力
情報記憶手段（正常動作時の出力情報）、４……
切り替え部、５……出力バツフア、６……入力バ
ツフア、７……入出力指定情報記憶手段、８……
第二出力情報記憶手段への出力情報、９……第一
出力情報記憶手段への出力情報、１０……第二出
力情報記憶手段から出力される出力情報、１１…
…第一出力情報記憶手段から出力される出力情
報、１２……異常検知信号、１３……出力バツフ
アへの出力情報、１４……出力モード指定信号、
１５……入力モード指定信号、１６……入出力端
子と接続している情報線、１７……入力情報線、
１８……入出力端子、１９……入出力指定情報保
持手段（入出力指定情報記憶手段の内容を保持す
る手段）。
ある。 １……異常検知手段、２……第二出力情報記憶
手段（異常動作時の出力情報）、３……第一出力
情報記憶手段（正常動作時の出力情報）、４……
切り替え部、５……出力バツフア、６……入力バ
ツフア、７……入出力指定情報記憶手段、８……
第二出力情報記憶手段への出力情報、９……第一
出力情報記憶手段への出力情報、１０……第二出
力情報記憶手段から出力される出力情報、１１…
…第一出力情報記憶手段から出力される出力情
報、１２……異常検知信号、１３……出力バツフ
アへの出力情報、１４……出力モード指定信号、
１５……入力モード指定信号、１６……入出力端
子と接続している情報線、１７……入力情報線、
１８……入出力端子、１９……入出力指定情報保
持手段（入出力指定情報記憶手段の内容を保持す
る手段）。
Claims (1)
- １ 第１の出力情報を記憶する第１の記憶手段及
び入出力ポートの入出力モード指定情報を記憶す
る入出力指定情報記憶手段を有し、前記入出力モ
ード指定情報に基づき入力モード或いは出力モー
ドの設定が可能な入出力ポート制御回路におい
て、内部の異常動作の検出信号に応答して前記入
出力モード指定情報記憶手段の内容の変化を禁止
しその状態を保持させる手段と、前記内部の異常
動作の検出時に出力すべき情報を記憶する第２の
記憶手段と、前記検出信号及び前記入出力モード
指定情報記憶手段に記憶されている入出力モード
指定情報に応答し、当該入出力モード指定情報が
出力モードを指定しているときは前記第１の記憶
手段に代えて前記第２の記憶手段の記憶情報を出
力させ、当該入出力モード指定情報が入力モード
を指定しているときは前記第２の記憶手段にかか
わらず入力モード状態を保持させる手段とを設け
たことを特徴とする入出力ポート制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288711A JPS62145454A (ja) | 1985-12-20 | 1985-12-20 | 入出力ポ−ト制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288711A JPS62145454A (ja) | 1985-12-20 | 1985-12-20 | 入出力ポ−ト制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62145454A JPS62145454A (ja) | 1987-06-29 |
| JPH0556549B2 true JPH0556549B2 (ja) | 1993-08-19 |
Family
ID=17733697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60288711A Granted JPS62145454A (ja) | 1985-12-20 | 1985-12-20 | 入出力ポ−ト制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145454A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03207234A (ja) * | 1990-01-08 | 1991-09-10 | Mitsubishi Electric Corp | 回転電機のブラシ装置 |
| JPH04160438A (ja) * | 1990-10-23 | 1992-06-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP2807406B2 (ja) * | 1993-12-15 | 1998-10-08 | 三菱電機株式会社 | リモート入出力装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5498149A (en) * | 1978-01-19 | 1979-08-02 | Fujitsu Ltd | Microprocessor |
| JPS603755A (ja) * | 1983-06-22 | 1985-01-10 | Matsushita Electric Ind Co Ltd | 出力ポ−ト回路 |
-
1985
- 1985-12-20 JP JP60288711A patent/JPS62145454A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62145454A (ja) | 1987-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3015388B2 (ja) | 電源用モノリシック集積回路 | |
| JPH10243544A (ja) | 過電流保護回路と過電流保護回路の過電流保護方法 | |
| JPH0556549B2 (ja) | ||
| US20100185888A1 (en) | Microchip for monitoring an electrical subassembly | |
| JP3011205U (ja) | メモリｉｃ用保護回路 | |
| US12567763B2 (en) | Power supply control device | |
| JPH02178058A (ja) | プリンタの保護装置及びプリンタ | |
| JPH0624900Y2 (ja) | メモリバックアップ電源装置 | |
| JPS63180117A (ja) | 計算機システムの停電処理方式 | |
| JPH02173831A (ja) | 二重化中央処理装置 | |
| JP3002223B2 (ja) | 電源保護回路 | |
| JPS5832420B2 (ja) | プログラム制御電子装置 | |
| JPH057602Y2 (ja) | ||
| JPH0319007A (ja) | 電源装置 | |
| JPS6210717A (ja) | コンピユ−タの電源制御方式 | |
| JPS5825286B2 (ja) | 入出力装置 | |
| JPH06141535A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP4336463B2 (ja) | 電源制御回路 | |
| JPS61249145A (ja) | マイコンの暴走防止方法 | |
| JPH0232414A (ja) | 過電流制限回路 | |
| JPH03263515A (ja) | 燃焼器の安全装置 | |
| JPS63263510A (ja) | マイクロプロセツサシステム | |
| JPH04369736A (ja) | 故障回避方式 | |
| JPS63105520A (ja) | 誤動作防止回路 | |
| JPH01199245A (ja) | 外部記憶装置を有する出力装置 |