JPH02128463A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02128463A JPH02128463A JP28184288A JP28184288A JPH02128463A JP H02128463 A JPH02128463 A JP H02128463A JP 28184288 A JP28184288 A JP 28184288A JP 28184288 A JP28184288 A JP 28184288A JP H02128463 A JPH02128463 A JP H02128463A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pull
- terminal
- bid
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000002457 bidirectional effect Effects 0.000 claims description 3
- 230000002950 deficient Effects 0.000 abstract description 3
- 238000007689 inspection Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、製品検査を容易に行なえる半導体集積回路装
置に関する。
置に関する。
［従来の技術］
従来の半導体集積回路装置で用いられているプルアップ
抵抗付き双方向入出力（以下ＢＩＤと略す）回路は、第
３図（ａ）（ｂ）の様な構造になっている。ここでＢＩ
Ｄ制御端子３１にローレベルの電位をあたえてトランジ
スタ３４と３６を同時にオフ状態にすることにより、こ
の回路は入力回路として動作する。逆に３１にハイレベ
ルの電位をあたえるとトランジスタ３４と３６はともに
オン状態となり、出力回路として動作する。プルアップ
電源３２とプルアップ抵抗３３は、Ｂ１０回路が入力回
路として動作しかつ外部ＢＩＤ端子３７が外部に対し開
放状態であるときに、外部ＢＩＤ端子３７をハイレベル
に保つ働きをするものである。
抵抗付き双方向入出力（以下ＢＩＤと略す）回路は、第
３図（ａ）（ｂ）の様な構造になっている。ここでＢＩ
Ｄ制御端子３１にローレベルの電位をあたえてトランジ
スタ３４と３６を同時にオフ状態にすることにより、こ
の回路は入力回路として動作する。逆に３１にハイレベ
ルの電位をあたえるとトランジスタ３４と３６はともに
オン状態となり、出力回路として動作する。プルアップ
電源３２とプルアップ抵抗３３は、Ｂ１０回路が入力回
路として動作しかつ外部ＢＩＤ端子３７が外部に対し開
放状態であるときに、外部ＢＩＤ端子３７をハイレベル
に保つ働きをするものである。
［発明が解決しようとする課題］
しかし上記のプルアップ抵抗付きＢ１０回路では、ＢＩ
Ｄ制御端子３１にハイレベルの電位があたえられてＢ１
０回路が出力状態にあるときに、出力３８にハイレベル
の電位があたえられると、トランジスタ３５と３６が同
時にオン状態となるため、プルアップ電源３２からプル
アップ抵抗３３、トランジスタ３５．３６を通って接地
へと電流が流れてしまう。Ｃ−ＭＯ３型半導体集積回路
装置においては、一般に信号の変化のない動作停止時に
は電源電流はほとんど流れないという特長があり、製造
後の製品検査ではこの動作停止時の電源電流を測定する
ことで、トランジスタが正しく作られているか否かの判
断材料の一つとしている。したがって、動作停止時にも
電流が流れるこのような状態においては製品検査は極め
て困難となり、製品の信頼性の保証が難しくなる。
Ｄ制御端子３１にハイレベルの電位があたえられてＢ１
０回路が出力状態にあるときに、出力３８にハイレベル
の電位があたえられると、トランジスタ３５と３６が同
時にオン状態となるため、プルアップ電源３２からプル
アップ抵抗３３、トランジスタ３５．３６を通って接地
へと電流が流れてしまう。Ｃ−ＭＯ３型半導体集積回路
装置においては、一般に信号の変化のない動作停止時に
は電源電流はほとんど流れないという特長があり、製造
後の製品検査ではこの動作停止時の電源電流を測定する
ことで、トランジスタが正しく作られているか否かの判
断材料の一つとしている。したがって、動作停止時にも
電流が流れるこのような状態においては製品検査は極め
て困難となり、製品の信頼性の保証が難しくなる。
また、プルダウン抵抗付きのＢＩＤ回路でも、同様の問
題を有している。
題を有している。
そこで、本発明はこのような問題点を解決するもので、
その目的とするところは、製品検査を容易に行なえ、信
頼性を容易に保証できる半導体集積回路装置を提供する
ところにある。
その目的とするところは、製品検査を容易に行なえ、信
頼性を容易に保証できる半導体集積回路装置を提供する
ところにある。
［課題を解決するための手段１
本発明の半導体集積回路装置は、プルアップ抵抗あるい
はプルダウン抵抗を具備した双方向入出力端子を有する
半導体集積回路装置において、プルアップ抵抗あるいは
プルダウン抵抗を遮断する回路と、モード切り換え機能
を有する外部入力端子を備えることを特徴とする。
はプルダウン抵抗を具備した双方向入出力端子を有する
半導体集積回路装置において、プルアップ抵抗あるいは
プルダウン抵抗を遮断する回路と、モード切り換え機能
を有する外部入力端子を備えることを特徴とする。
［イ乍 用］
本発明の上記の構成によれば、通常使用時にはプルアッ
プ抵抗はＢＩＤ回路に接続され、従来のプルアップ抵抗
付きＢＩＤ回路と同様の動作を行なう。一方、製品検査
のために動作停止時の電源電流を測定するときには、モ
ード切り換え端子からの制御によってプルアップ抵抗な
りＩＤ回路から電気的に遮断してしまうため、いかなる
状態においてもプルアップ抵抗に電流が流れることはな
い。つまり測定される電源電流は半導体集積回路装置を
構成しているトランジスタの電流遮断能力を正確に表わ
せるようになる。
プ抵抗はＢＩＤ回路に接続され、従来のプルアップ抵抗
付きＢＩＤ回路と同様の動作を行なう。一方、製品検査
のために動作停止時の電源電流を測定するときには、モ
ード切り換え端子からの制御によってプルアップ抵抗な
りＩＤ回路から電気的に遮断してしまうため、いかなる
状態においてもプルアップ抵抗に電流が流れることはな
い。つまり測定される電源電流は半導体集積回路装置を
構成しているトランジスタの電流遮断能力を正確に表わ
せるようになる。
〔実 施 例］
以下に本発明の実施例を図面に基づいて説明する。第１
図は本発明の半導体集積回路装置のブロック図である。
図は本発明の半導体集積回路装置のブロック図である。
１は外部ＢＩＤ端子、２はＢＩＤ回路、３はプルアップ
回路、４はプルアップ回路３とＢＩＤ回路３の間を導通
および遮断する遮断回路、５は遮断回路４を制御するモ
ード切り換え端子、６は論理回路である。プルアップ回
路はプルダウン回路に置き換えることもできる。また、
モード切り換え端子は４の遮断回路に専用のむのを設け
てもよいが、他の目的のために設けられている複数の入
力端子の組み合わせで遮断回路が動作するような構成に
すれば、入力端子の数を節約することができる。
回路、４はプルアップ回路３とＢＩＤ回路３の間を導通
および遮断する遮断回路、５は遮断回路４を制御するモ
ード切り換え端子、６は論理回路である。プルアップ回
路はプルダウン回路に置き換えることもできる。また、
モード切り換え端子は４の遮断回路に専用のむのを設け
てもよいが、他の目的のために設けられている複数の入
力端子の組み合わせで遮断回路が動作するような構成に
すれば、入力端子の数を節約することができる。
第２図（ａ）は第１図のブロック図の論理回路６以外の
部分をトランジスタで組んだ１例であり、これを論理記
号を用いて表わしたものが第２図（ｂ）である。第２図
（ａ）において１１は外部ＢＩＤ端子、１２はＢＩＤ回
路で、１３および１４のトランジスタで入力用インバー
タを、１５．１６．１７および１８のトランジスタで出
力用のクロックドインバータを構成している。
部分をトランジスタで組んだ１例であり、これを論理記
号を用いて表わしたものが第２図（ｂ）である。第２図
（ａ）において１１は外部ＢＩＤ端子、１２はＢＩＤ回
路で、１３および１４のトランジスタで入力用インバー
タを、１５．１６．１７および１８のトランジスタで出
力用のクロックドインバータを構成している。
１９はプルアップ回路で、プルアップ電源２０とプルア
ップ抵抗２１からなっている。２２は遮断回路で、Ｐチ
ャンネル型電界効果トランジスタを使用している。
ップ抵抗２１からなっている。２２は遮断回路で、Ｐチ
ャンネル型電界効果トランジスタを使用している。
ここで、モード切り換え端子２３にローレベルの電位を
あたえると遮断回路２２のトランジスタはオン状態とな
り、プルアップ回路１９とＢＩＤ回路１２は電気的に接
続され、第３図（ａ）（ｂ）の従来のプルアップ抵抗付
きＢＩＤ回路と全く同等のものとなる。通常の使用時に
はこの状態で用いる。
あたえると遮断回路２２のトランジスタはオン状態とな
り、プルアップ回路１９とＢＩＤ回路１２は電気的に接
続され、第３図（ａ）（ｂ）の従来のプルアップ抵抗付
きＢＩＤ回路と全く同等のものとなる。通常の使用時に
はこの状態で用いる。
一方、製品検査時には、モード切り換え端子２３にハイ
レベルの電位をあたえて遮断回路２１のトランジスタを
オフ状態にして使用する。これによりプルアップ回路１
９はＢＩＤ回路１２と電気的に遮断された状態になるた
め、外部ＢＩＤ端子１１にローレベルが出力される状態
になっても、従来のようにプルアップ電源２０からトラ
ンジスタ１７．１８を通って接地へ電流が流れることは
ない。すなわちプルアップ回路１９は電源電流に影響を
あたえることはなくなるのである。
レベルの電位をあたえて遮断回路２１のトランジスタを
オフ状態にして使用する。これによりプルアップ回路１
９はＢＩＤ回路１２と電気的に遮断された状態になるた
め、外部ＢＩＤ端子１１にローレベルが出力される状態
になっても、従来のようにプルアップ電源２０からトラ
ンジスタ１７．１８を通って接地へ電流が流れることは
ない。すなわちプルアップ回路１９は電源電流に影響を
あたえることはなくなるのである。
以上Ｃ−ＭＯ５型半導体集積回路層における実施例を述
べたが、バイポーラ型、ＮＭＯ５型およびＰＭＯ５型半
導体集積回路装置においてもまた同様である。
べたが、バイポーラ型、ＮＭＯ５型およびＰＭＯ５型半
導体集積回路装置においてもまた同様である。
［発明の効果］
以上述べたように、本発明の半導体集積回路装置は製品
検査用に動作停止時の電源電流を測定するときにはプル
アップ抵抗あるいはプルダウン抵抗をＢＩＤ回路から電
気的に遮断できる構成となっているため、いかなる状態
においてもプルアップ抵抗あるいはプルダウン抵抗は電
源電流値に対して影響を及ぼすことがなくなる。このた
め測定電流値から半導体集積回路装置を構成しているト
ランジスタの電流遮断能力を容易に知ることができ、製
品検査の段階で良品と不良品との選別が容易になるため
、出荷される半導体集積回路装置の信頼性を容易に保証
できるようになる。
検査用に動作停止時の電源電流を測定するときにはプル
アップ抵抗あるいはプルダウン抵抗をＢＩＤ回路から電
気的に遮断できる構成となっているため、いかなる状態
においてもプルアップ抵抗あるいはプルダウン抵抗は電
源電流値に対して影響を及ぼすことがなくなる。このた
め測定電流値から半導体集積回路装置を構成しているト
ランジスタの電流遮断能力を容易に知ることができ、製
品検査の段階で良品と不良品との選別が容易になるため
、出荷される半導体集積回路装置の信頼性を容易に保証
できるようになる。
第１図は、本発明の半導体集積回路装置のブロック図。
第２図（ａ）（ｂ）は、本発明の半導体集積回路装置の
一部を示す回路図。 第３図（ａ）（ｂ）は、従来のプルアップ抵抗付きＢＩ
Ｄ回路の１例を示す図。 ｌ ・ ２ ・ ３ ・ ４ ・ ５ ・ ６ ・ １１ ・ １２ ・ １３、 ２０ ・ ２ ｌ ・ ２２ ・ ２３ ・ ・・外部ＢＩＤ端子 ・・ＢＩＤ回路 ・・プルアップ回路 ・・遮断回路 ・ モード切り換え端子 ・・論理回路 ・・外部ＢＩＤ端子 ・・ＢＩＤ回路 １４．１５．１６．１７、 ・・トランジスタ ・・プルアップ回路 ・・プルアップ電源 ・プルアップ抵抗 ・・遮断回路 ・モード切り換え端子 拓２図（久） 鮎１］（り 躬２１ｆｌ（１，） 結３図（１，）
一部を示す回路図。 第３図（ａ）（ｂ）は、従来のプルアップ抵抗付きＢＩ
Ｄ回路の１例を示す図。 ｌ ・ ２ ・ ３ ・ ４ ・ ５ ・ ６ ・ １１ ・ １２ ・ １３、 ２０ ・ ２ ｌ ・ ２２ ・ ２３ ・ ・・外部ＢＩＤ端子 ・・ＢＩＤ回路 ・・プルアップ回路 ・・遮断回路 ・ モード切り換え端子 ・・論理回路 ・・外部ＢＩＤ端子 ・・ＢＩＤ回路 １４．１５．１６．１７、 ・・トランジスタ ・・プルアップ回路 ・・プルアップ電源 ・プルアップ抵抗 ・・遮断回路 ・モード切り換え端子 拓２図（久） 鮎１］（り 躬２１ｆｌ（１，） 結３図（１，）
Claims (1)
- プルアップ抵抗あるいはプルダウン抵抗を具備した双方
向入出力端子を有する半導体集積回路装置において、プ
ルアップ抵抗あるいはプルダウン抵抗を遮断する回路と
、モード切り換え機能を有する外部入力端子を備えるこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28184288A JPH02128463A (ja) | 1988-11-08 | 1988-11-08 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28184288A JPH02128463A (ja) | 1988-11-08 | 1988-11-08 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02128463A true JPH02128463A (ja) | 1990-05-16 |
Family
ID=17644770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28184288A Pending JPH02128463A (ja) | 1988-11-08 | 1988-11-08 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02128463A (ja) |
-
1988
- 1988-11-08 JP JP28184288A patent/JPH02128463A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3642555B2 (ja) | 半導体装置及びそのテスト方法 | |
| JPH0354841A (ja) | ＢｉＣＭＯＳ半導体装置 | |
| KR100293006B1 (ko) | 테스트회로를구비하는반도체장치 | |
| JP2751357B2 (ja) | トリミングコード設定回路 | |
| CA2019826A1 (en) | Transistor device drive circuit | |
| JPH01111365A (ja) | 半導体集積回路 | |
| JPH0576589B2 (ja) | ||
| JPS61208315A (ja) | 半導体集積回路装置 | |
| EP0133215B1 (en) | Circuit for dc testing of logic circuits | |
| JPH0590940A (ja) | 半導体集積回路 | |
| JPS6337268A (ja) | 半導体装置の試験装置 | |
| JPS6187349A (ja) | 半導体ウエハ | |
| JPH0584062B2 (ja) | ||
| JPH10253710A (ja) | 半導体装置及びその測定方法 | |
| KR100243018B1 (ko) | 테스트 모드 회로 | |
| JP3251210B2 (ja) | 半導体集積回路装置 | |
| JPH0770572B2 (ja) | 信号試験回路 | |
| JPH05340992A (ja) | 集積回路装置 | |
| JPS61173518A (ja) | 信号断検出回路 | |
| JPH04215082A (ja) | 半導体集積回路 | |
| JPH0784005A (ja) | 簡易スタンバイ状態設定回路 | |
| JPS6084839A (ja) | 半導体装置 | |
| JPH05507377A (ja) | 集積ロジック・アナログ回路 | |
| JPH02280069A (ja) | 出力バッファ回路 | |
| JPH04139740A (ja) | リーク電流測定可能な半導体集積回路 |