JPH04139740A - リーク電流測定可能な半導体集積回路 - Google Patents
リーク電流測定可能な半導体集積回路Info
- Publication number
- JPH04139740A JPH04139740A JP2262652A JP26265290A JPH04139740A JP H04139740 A JPH04139740 A JP H04139740A JP 2262652 A JP2262652 A JP 2262652A JP 26265290 A JP26265290 A JP 26265290A JP H04139740 A JPH04139740 A JP H04139740A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- leakage current
- semiconductor integrated
- voltage
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、リーク電流測定可能な半導体集積回路に関し
、 簡易な回路構成により容易に且つ効率的にリーク電流を
検出する事を目的とし、 直流パスの存在する回路と電源との間に、リーク電流測
定用電圧が該回路に印加された場合にカットオフされる
スイッチング素子を設ける様に構成する。
、 簡易な回路構成により容易に且つ効率的にリーク電流を
検出する事を目的とし、 直流パスの存在する回路と電源との間に、リーク電流測
定用電圧が該回路に印加された場合にカットオフされる
スイッチング素子を設ける様に構成する。
本発明は、リーク電流測定可能な半導体集積回路に関す
るものである。
るものである。
従来、半導体集積回路に於いては、当該回路内のショー
ト、或いは断線等の不良箇所の存在により、予期しない
リーク電流が流れてしまう事があり、当該回路が、当初
の設計通りに配線されていない場合も、発生する。
ト、或いは断線等の不良箇所の存在により、予期しない
リーク電流が流れてしまう事があり、当該回路が、当初
の設計通りに配線されていない場合も、発生する。
係る回路上の問題を早期に発見する為に、半導体集積回
路に於けるリーク電流の測定を行う事が必要になってい
る。
路に於けるリーク電流の測定を行う事が必要になってい
る。
近年、半導体集積回路の微細化に伴い、半導体素子が製
造上のストレスに対して敏感となり、弓いては素子の破
壊の原因となる為、該ストレスを検出する方法として、
微小リーク電流を検８する必要が高まってきている。
造上のストレスに対して敏感となり、弓いては素子の破
壊の原因となる為、該ストレスを検出する方法として、
微小リーク電流を検８する必要が高まってきている。
その為、半導体集積回路の有らゆる直流バスに対して、
精密に且つ短時間に効率良くリーク電流を測定する事が
必要となって来ている。
精密に且つ短時間に効率良くリーク電流を測定する事が
必要となって来ている。
従来に於ける半導体集積回路に於いては、単に抵抗等の
素子のみを介して、電源間、或いは電源とパッドとの間
を接続するパスを形成していた。
素子のみを介して、電源間、或いは電源とパッドとの間
を接続するパスを形成していた。
然かしながら、抵抗のみを介在させたバスに於いては直
流バスとなってしまうので、本来その抵抗を流れる電流
が支配的となってしまうので、リーク電流を検出する事
が不可能であった。
流バスとなってしまうので、本来その抵抗を流れる電流
が支配的となってしまうので、リーク電流を検出する事
が不可能であった。
又、従来に於ける、該リーク電流測定回路として、第４
図に示す様に、直流バスと電源との間にＭＯＳトランジ
スタを設けた例が見られるが、係る例に於ける該ＭＯＳ
トランジスタは単に、該直流バスと電源間をオン−オフ
する為、別に論理回路を組み込んだ制御系Ｃを設け、バ
ッファＢ等を介して該ＭＯ３トランジスタを駆動させる
ものであるので、回路構成が複雑となり、半導体集積回
路の小型化には受は入れられないものであった。
図に示す様に、直流バスと電源との間にＭＯＳトランジ
スタを設けた例が見られるが、係る例に於ける該ＭＯＳ
トランジスタは単に、該直流バスと電源間をオン−オフ
する為、別に論理回路を組み込んだ制御系Ｃを設け、バ
ッファＢ等を介して該ＭＯ３トランジスタを駆動させる
ものであるので、回路構成が複雑となり、半導体集積回
路の小型化には受は入れられないものであった。
本発明は上記した目的を達成するため、以下に記載され
たような技術構成を採用するものである。
たような技術構成を採用するものである。
即ち、直流バスの存在する回路と電源との間に、リーク
電流測定用電圧が該回路に印加された場合にカットオフ
されるスイッチング素子を設けたリーク電流測定可能な
半導体集積回路である。
電流測定用電圧が該回路に印加された場合にカットオフ
されるスイッチング素子を設けたリーク電流測定可能な
半導体集積回路である。
本発明に於いては、上記の様な技術構成を採用している
ので、該スイッチング素子は、何ら特別の論理回路を設
ける事なしに、単に、通常の回路動作を実行する為の所
定の電圧が印加される場合には、該スイッチング素子は
導通して該直流バスに所定の電流を供給する様に作動し
、リーク電流を測定する場合に当該リーク電流測定に必
要な所定の低電圧が印加されると非導通となり、該直流
バスには電流を流さない様に作動するので、その間にリ
ーク電流を測定する事が出来る。
ので、該スイッチング素子は、何ら特別の論理回路を設
ける事なしに、単に、通常の回路動作を実行する為の所
定の電圧が印加される場合には、該スイッチング素子は
導通して該直流バスに所定の電流を供給する様に作動し
、リーク電流を測定する場合に当該リーク電流測定に必
要な所定の低電圧が印加されると非導通となり、該直流
バスには電流を流さない様に作動するので、その間にリ
ーク電流を測定する事が出来る。
以下に本発明に係るリーク電流測定可能な半導体集積回
路の具体例を図面を参照しながら、詳細に説明する。
路の具体例を図面を参照しながら、詳細に説明する。
第１図は、本発明に係るリーク電流測定可能な半導体集
積回路の１具体例を示す回路図であり、直流バスの存在
する回路１と電源例えばＶＣＣ或いはＶＥＥとの間に、
リーク電流測定用電圧が該回路に印加された場合にカッ
トオフされるスイッチング素子２を設けたものである。
積回路の１具体例を示す回路図であり、直流バスの存在
する回路１と電源例えばＶＣＣ或いはＶＥＥとの間に、
リーク電流測定用電圧が該回路に印加された場合にカッ
トオフされるスイッチング素子２を設けたものである。
本発明に於ける該直流バスが存在する回路１が接続され
る電源としては、高電位電源例えばＶＣＣｌと低電位電
源例えばＧＮＤ或いはＶ、が使用される。
る電源としては、高電位電源例えばＶＣＣｌと低電位電
源例えばＧＮＤ或いはＶ、が使用される。
該高電位電源はＧＮＤで、該低電位電源が負電圧を構成
するものであっても良い。
するものであっても良い。
又、該スイッチング素子としては、上記の機能を発揮す
る素子であれば、特に特定されるものでは無いが、回路
的には、製造工程を勘案するとトランジスタである事が
好ましく、更にはＭＯＳトランジスタが望ましい。
る素子であれば、特に特定されるものでは無いが、回路
的には、製造工程を勘案するとトランジスタである事が
好ましく、更にはＭＯＳトランジスタが望ましい。
第１図の原理説明図を参照すると、本発明に於いては、
上記した両電源間ＶｃｃとＧＮＤとの間に設けられた直
流バスを含む回路１に於いて、該回路１と高電位電源Ｖ
ＣＣとの間にＭＯＳトランジスタ２を直列に接続挿入し
たものである。
上記した両電源間ＶｃｃとＧＮＤとの間に設けられた直
流バスを含む回路１に於いて、該回路１と高電位電源Ｖ
ＣＣとの間にＭＯＳトランジスタ２を直列に接続挿入し
たものである。
該ＭＯ３トランジスタのゲートは、該回路１が接続する
他の電源である低電位電源ＧＮＤと同レベルの電位に保
持されている。
他の電源である低電位電源ＧＮＤと同レベルの電位に保
持されている。
処で、本発明に於いては、該直流バスの存在する回路１
が正常の動作を実行する場合には、該回路には所定の電
圧、本具体例ではＶＣＣであり、例えば５ｖの電圧が該
回路１に印加される。
が正常の動作を実行する場合には、該回路には所定の電
圧、本具体例ではＶＣＣであり、例えば５ｖの電圧が該
回路１に印加される。
この時、該ＭＯ３トランジスタは、ゲート−ソース間電
圧が５Ｖとなるので、係る電圧が該ＭＯＳトランジスタ
のしきい値ｖｔｈより高ければ、当然酸トランジスタは
導通し、当該電圧が該回路１に印加される。
圧が５Ｖとなるので、係る電圧が該ＭＯＳトランジスタ
のしきい値ｖｔｈより高ければ、当然酸トランジスタは
導通し、当該電圧が該回路１に印加される。
一方、リーク電流を測定する場合には、通常低電圧で測
定するものであり、例えば０．１〜０゜３Ｖが良く使用
される。
定するものであり、例えば０．１〜０゜３Ｖが良く使用
される。
そこで、該ＭＯＳトランジスタのしきい値ＶＩＨを該リ
ーク電流を測定する場合の電圧以上に設定しておけば、
該ＭＯ３トランジスタは、通常の動作を実行する場合に
は、導通して該回路に所定の高電圧を印加させ、又該リ
ーク電流を測定する場合には非導通となり、該回路１へ
の電流の供給を遮断する事が可能となる。
ーク電流を測定する場合の電圧以上に設定しておけば、
該ＭＯ３トランジスタは、通常の動作を実行する場合に
は、導通して該回路に所定の高電圧を印加させ、又該リ
ーク電流を測定する場合には非導通となり、該回路１へ
の電流の供給を遮断する事が可能となる。
然かも本発明に於いては、係るトランジスタに特別の論
理回路を接続しなくとも、該トランジスタのゲート電極
を、通常の電源電圧印加時にＯＮ状態に、又該トランジ
スタのしきい値以下の電源電圧印加時にＯＦＦ状態とな
る様にバイアスする事により、通常動作時に該直流が流
れるパスについても内部回路を設定する事なくリーク電
流を測定する事が可能となる。
理回路を接続しなくとも、該トランジスタのゲート電極
を、通常の電源電圧印加時にＯＮ状態に、又該トランジ
スタのしきい値以下の電源電圧印加時にＯＦＦ状態とな
る様にバイアスする事により、通常動作時に該直流が流
れるパスについても内部回路を設定する事なくリーク電
流を測定する事が可能となる。
本発明に於いては、第１図のリーク電流測定可能な半導
体集積回路の該直流パスを含む回路１に接続される配線
の適宜の位置に所定の電流計を接続させることによって
、該スイッチング素子に特別な指示操作をしなくとも、
簡単にリーク電流を測定する事が出来る。つまり、本発
明に於いては、該トランジスタのしきい値を、リーク電
流を測定する際の印加電圧より高くなる様に選択する事
によって、簡単に且つ正確なリーク電流の測定を実行す
る事が出来る。
体集積回路の該直流パスを含む回路１に接続される配線
の適宜の位置に所定の電流計を接続させることによって
、該スイッチング素子に特別な指示操作をしなくとも、
簡単にリーク電流を測定する事が出来る。つまり、本発
明に於いては、該トランジスタのしきい値を、リーク電
流を測定する際の印加電圧より高くなる様に選択する事
によって、簡単に且つ正確なリーク電流の測定を実行す
る事が出来る。
従って、多数の回路に於けるリーク電流を高速に且つ正
確に然かも効率的に測定することが可能なリーク電流測
定可能な半導体集積回路を提供する事が出来るのである
。
確に然かも効率的に測定することが可能なリーク電流測
定可能な半導体集積回路を提供する事が出来るのである
。
本発明に於いてはトランジスタとして、バイポーラトラ
ンジスタも使用することが可能であるが、入力インピー
ダンスの大きいＭＯＳトランジスタを使用する事が、よ
り好ましい。
ンジスタも使用することが可能であるが、入力インピー
ダンスの大きいＭＯＳトランジスタを使用する事が、よ
り好ましい。
本具体例に於いては、ｎ−チャネル型ＭＯＳトランジス
タを使用した例を示しているが、ｐ−チャネル型ＭＯ３
トランジスタを使用することが出来る事は勿論であり、
その場合には、使用される電源の関係を上記の例と反対
の関係にすることが必要となる。
タを使用した例を示しているが、ｐ−チャネル型ＭＯ３
トランジスタを使用することが出来る事は勿論であり、
その場合には、使用される電源の関係を上記の例と反対
の関係にすることが必要となる。
更に、本具体例に於いては、該ＭＯ３トランジスタ２を
該回路１と高電位電源Ｖ。ｅとの間に配置した例を示し
ているが、該ＭＯＳトランジスタ２を該回路１と低電位
電源ＧＮＤとの間に配置したものであっても良い。
該回路１と高電位電源Ｖ。ｅとの間に配置した例を示し
ているが、該ＭＯＳトランジスタ２を該回路１と低電位
電源ＧＮＤとの間に配置したものであっても良い。
第２図は、本発明に係るリーク電流測定可能な回路を使
用した半導体集積回路の例を示したものである。
用した半導体集積回路の例を示したものである。
即ち、抵抗Ｒ１とＲ２とを抵抗分割した電圧を基準電圧
として適宜のＡ／Ｄ変換回路４に接続されているオペア
ンプ３の基準電圧入力端に入力する回路に於いて、従来
は単に該抵抗Ｒ１とＲ２とが設けられていたが、 本発
明に係るリーク電流測定可能な回路１０に於いては、該
抵抗Ｒ１と高電位電源Ｖ。０との間にＰチャネルＭＯ３
トランジスタＱ１を配置し且つ該抵抗Ｒ２と低電位電源
ＧＮＤとの間にＮチャネルＭＯ３トランジスタＱ２を配
置したものである。
として適宜のＡ／Ｄ変換回路４に接続されているオペア
ンプ３の基準電圧入力端に入力する回路に於いて、従来
は単に該抵抗Ｒ１とＲ２とが設けられていたが、 本発
明に係るリーク電流測定可能な回路１０に於いては、該
抵抗Ｒ１と高電位電源Ｖ。０との間にＰチャネルＭＯ３
トランジスタＱ１を配置し且つ該抵抗Ｒ２と低電位電源
ＧＮＤとの間にＮチャネルＭＯ３トランジスタＱ２を配
置したものである。
更に該ＭＯ３トランジスタＱ１とＱ２は本発明の原理に
従って、そのしきい値Ｖ１ｈは該リーク電流を測定する
場合の電圧以上に設定されており、通常の動作を実行す
る場合には、導通して該回路に所定の高電圧を印加させ
、又該リーク電流を測定する場合には非導通となる機能
を有するものである。
従って、そのしきい値Ｖ１ｈは該リーク電流を測定する
場合の電圧以上に設定されており、通常の動作を実行す
る場合には、導通して該回路に所定の高電圧を印加させ
、又該リーク電流を測定する場合には非導通となる機能
を有するものである。
従って、通常の電源電圧５Ｖ程度が印加される場合には
両ＭＯ３トランジスタＱ１とＱ２はＯＮの状態となり、
実動作には影響を及ぼさない。
両ＭＯ３トランジスタＱ１とＱ２はＯＮの状態となり、
実動作には影響を及ぼさない。
一方、電源電圧がしきい値ＶｉｈＯ，４〜１．０Ｖ程度
より下がると、両ＭＯ３トランジスタＱ１とＱ２はＯＦ
Ｆの状態となり直流パスは存在しなくなる。
より下がると、両ＭＯ３トランジスタＱ１とＱ２はＯＦ
Ｆの状態となり直流パスは存在しなくなる。
従って、測定すべき回路のリーク電流を正確に計ること
が出来る。
が出来る。
又第３図は、本発明に係るリーク電流測定可能な回路を
使用した半導体集積回路の他の例を示すものである。
使用した半導体集積回路の他の例を示すものである。
即ち、本具体例に於いては、入力回路が示されており、
バッド５から抵抗Ｒ３、Ｒ４、ダイオードＤ１、Ｄ２と
で構成された保護回路８を介して、バッファ６を有する
内部回路７と接続されている場合において、該保護回路
８とバッファ６との間にプルアップ抵抗Ｒ５が設けられ
ている場合を示すものである。
バッド５から抵抗Ｒ３、Ｒ４、ダイオードＤ１、Ｄ２と
で構成された保護回路８を介して、バッファ６を有する
内部回路７と接続されている場合において、該保護回路
８とバッファ６との間にプルアップ抵抗Ｒ５が設けられ
ている場合を示すものである。
係る回路に於いて、本発明に係るリーク電流測定可能な
回路１０を該抵抗Ｒ５と電源ＶＣＣとの間にＭＯＳトラ
ンジスタＱ３を配置させることにより形成したものであ
る。
回路１０を該抵抗Ｒ５と電源ＶＣＣとの間にＭＯＳトラ
ンジスタＱ３を配置させることにより形成したものであ
る。
つまり、本具体例に於いては矢印りの方向に流れるリー
ク電流を測定するものであって、通常の電Ｒ電圧５ｖ程
度が印加される場合にはＭＯＳトランジスタＱ３はＯＮ
の状態となり、実動作には影響を及ぼさない。
ク電流を測定するものであって、通常の電Ｒ電圧５ｖ程
度が印加される場合にはＭＯＳトランジスタＱ３はＯＮ
の状態となり、実動作には影響を及ぼさない。
一方、電源電圧がしきい値Ｖｉｈ０．４〜１．ＯＶ程度
より下がると、ＭＯＳトランジスタＱ３はＯＦＦの状態
となり直流パスは存在しなくなる。
より下がると、ＭＯＳトランジスタＱ３はＯＦＦの状態
となり直流パスは存在しなくなる。
従って、しきい値電圧に対して充分小さい印加電圧で行
うリーク電流の測定、例えばピン間ＩＪ ＋り電流測定
に於いては、プルアップ付き入力回路に付いてもリーク
電流の測定が可能となる。
うリーク電流の測定、例えばピン間ＩＪ ＋り電流測定
に於いては、プルアップ付き入力回路に付いてもリーク
電流の測定が可能となる。
又、同様の考え方によれば、プルダウン入力回路に付い
ても適用が可能である。
ても適用が可能である。
以上、説明した様に、本発明によれば通常の電源電圧印
加時に直流パスの存在する回路に対して、特別の内部回
路、論理回路を含む制御回路を設ける事なく、簡単に且
つ容易にしかも、回路全体のサイズを大きくすることな
く高速且つ高能率にリーク電流を測定することが出来る
。
加時に直流パスの存在する回路に対して、特別の内部回
路、論理回路を含む制御回路を設ける事なく、簡単に且
つ容易にしかも、回路全体のサイズを大きくすることな
く高速且つ高能率にリーク電流を測定することが出来る
。
従って、半導体素子の欠陥を未然に検出して不良品を排
除しその性能向上に寄与する事が出来る。
除しその性能向上に寄与する事が出来る。
第１図は本発明に係るリーク電流測定可能な回路の原理
説明図であり、又−具体例を示す回路図である。 第２図は本発明に係るリーク電流測定可能な回路を組み
込んだ半導体集積回路の例を示す図である。 第３図は本発明に係るリーク電流測定可能な回路を組み
込んだ半導体集積回路の他の例を示す図である。 第４図は従来におけるリーク電流測定回路の例を示す図
である。 １・・・直流パスを含む回路、 ２・・・スイッチング素子、 ３・・・オペアンプ、 ４・・・Ａ／Ｄ変換回路、 ５・・・パッド、 ６°°３バツフア、 ７・・・内部回路、 ８・・・保護回路、 １０・・・リーク電流測定可能な回路。 原理説明図 ］○ 本発明を適用した回路の１具体例を示す図第２図 第 図 従来の例を示す図 第４図
説明図であり、又−具体例を示す回路図である。 第２図は本発明に係るリーク電流測定可能な回路を組み
込んだ半導体集積回路の例を示す図である。 第３図は本発明に係るリーク電流測定可能な回路を組み
込んだ半導体集積回路の他の例を示す図である。 第４図は従来におけるリーク電流測定回路の例を示す図
である。 １・・・直流パスを含む回路、 ２・・・スイッチング素子、 ３・・・オペアンプ、 ４・・・Ａ／Ｄ変換回路、 ５・・・パッド、 ６°°３バツフア、 ７・・・内部回路、 ８・・・保護回路、 １０・・・リーク電流測定可能な回路。 原理説明図 ］○ 本発明を適用した回路の１具体例を示す図第２図 第 図 従来の例を示す図 第４図
Claims (1)
- 【特許請求の範囲】 １、直流パスの存在する回路と電源との間に、リーク電
流測定用電圧が該回路に印加された場合にカットオフさ
れるスイッチング素子を設けた事を特徴とするリーク電
流測定可能な半導体集積回路。 ２、該スイッチング素子はトランジスタで構成されてい
る事を特徴とする請求項１記載の半導体集積回路。 ３、該トランジスタはＭＯＳトランジスタである事を特
徴とする請求項２記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26265290A JP3194740B2 (ja) | 1990-09-29 | 1990-09-29 | リーク電流測定可能な半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26265290A JP3194740B2 (ja) | 1990-09-29 | 1990-09-29 | リーク電流測定可能な半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04139740A true JPH04139740A (ja) | 1992-05-13 |
| JP3194740B2 JP3194740B2 (ja) | 2001-08-06 |
Family
ID=17378752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26265290A Expired - Fee Related JP3194740B2 (ja) | 1990-09-29 | 1990-09-29 | リーク電流測定可能な半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3194740B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100649722B1 (ko) * | 2000-04-21 | 2006-11-24 | 엘지.필립스 엘시디 주식회사 | 일렉트로루미네센스 표시소자의 패터닝장치 및 이를이용한 패터닝방법 |
-
1990
- 1990-09-29 JP JP26265290A patent/JP3194740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3194740B2 (ja) | 2001-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6262060B2 (ja) | ||
| TW200805881A (en) | Method and apparatus to test the power-on-reset trip point of an integrated circuit | |
| JPH04290975A (ja) | 内蔵電流試験機能つき集積回路及び集積回路の電流試験方法 | |
| JPH06102309A (ja) | ＢｉＣＭＯＳ集積回路の試験検出・遮断回路および方法 | |
| JP3194740B2 (ja) | リーク電流測定可能な半導体集積回路 | |
| US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
| US20260025138A1 (en) | Methods and semiconductor integrated circuits for managing logical behaviour of floating input pin | |
| JP2018032981A (ja) | 半導体集積回路 | |
| JP2008053885A (ja) | ３値入力回路 | |
| JP3644168B2 (ja) | 半導体集積回路 | |
| JP2005521878A (ja) | テスト可能なカスコード回路およびそれをテストする方法 | |
| JP2541289B2 (ja) | 出力回路 | |
| JPH0448277A (ja) | 半導体集積回路 | |
| JP3536442B2 (ja) | 半導体装置 | |
| KR100234721B1 (ko) | 파워다운검출회로 | |
| JP3076267B2 (ja) | 半導体集積回路 | |
| JP2680815B2 (ja) | 論理ゲート回路 | |
| JPH0231896B2 (ja) | ||
| EP0846371A1 (en) | Cmos buffer circuit having power-down feature | |
| JP2671547B2 (ja) | Ｃｍｏｓデイジタル集積回路 | |
| JPS61208315A (ja) | 半導体集積回路装置 | |
| JP2001091599A (ja) | 半導体集積回路 | |
| JPH0590940A (ja) | 半導体集積回路 | |
| CN121114544A (zh) | 一种三态输入检测电路 | |
| CN121049569A (zh) | 电源上电检测电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |