JPH02129917A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02129917A JPH02129917A JP28414788A JP28414788A JPH02129917A JP H02129917 A JPH02129917 A JP H02129917A JP 28414788 A JP28414788 A JP 28414788A JP 28414788 A JP28414788 A JP 28414788A JP H02129917 A JPH02129917 A JP H02129917A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- film
- gate electrode
- silicon nitride
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
タングステンをゲート電極・配線に用いる場合のゲート
電極形成方法の改良に関し、 半導体基板に形成したトランジスタの特性を劣化させず
、ゲート電極にアンダーカットが生じないようにするこ
とが可能な半導体装置の製造方法を目的とし、 タングステンゲート電極・配線の形成を行うエツチング
方法であって、タングステンゲート電極の表面に接する
シリコン酸化膜と、該シリコン酸化膜の前記タングステ
ンゲート電極に接していない他の面を覆うシリコン窒化
膜よりなるマスクを用い、六弗化硫黄ガスを用いるリア
クティブ・イオン・エッチングによりタングステン電極
の異方性ドライエツチングを行う工程を含むよう構成す
る。
電極形成方法の改良に関し、 半導体基板に形成したトランジスタの特性を劣化させず
、ゲート電極にアンダーカットが生じないようにするこ
とが可能な半導体装置の製造方法を目的とし、 タングステンゲート電極・配線の形成を行うエツチング
方法であって、タングステンゲート電極の表面に接する
シリコン酸化膜と、該シリコン酸化膜の前記タングステ
ンゲート電極に接していない他の面を覆うシリコン窒化
膜よりなるマスクを用い、六弗化硫黄ガスを用いるリア
クティブ・イオン・エッチングによりタングステン電極
の異方性ドライエツチングを行う工程を含むよう構成す
る。
本発明は、半導体装置の製造方法に係り、特にタングス
テンをゲート電極・配線に用いる場合のゲート電極形成
方法の改良に関するものである。
テンをゲート電極・配線に用いる場合のゲート電極形成
方法の改良に関するものである。
近年の半導体装置の高集積化・高速化に伴い、電極或い
は配線材料の低抵抗化が要求されている。
は配線材料の低抵抗化が要求されている。
この対策として高融点金属を採用することが行われてお
り、特にタングステンは熱的に安定であり、耐薬品性に
優れているために有望視されている。
り、特にタングステンは熱的に安定であり、耐薬品性に
優れているために有望視されている。
一方、高集積化により益々マスクパターンに忠実な電極
・配線の形成が要求されているために、タングステンの
エツチング処理は、シリコン酸化膜をマスクとする異方
性のりアクティブ・イオン・エツチング（以下、Ｒ，１
，Ｅ、 と略称する。）により行われている。
・配線の形成が要求されているために、タングステンの
エツチング処理は、シリコン酸化膜をマスクとする異方
性のりアクティブ・イオン・エツチング（以下、Ｒ，１
，Ｅ、 と略称する。）により行われている。
しかしながら、タングステンを電極材料として用い、シ
リコン酸化膜をマスクとする六弗化硫黄ガスを用いる異
方性のＲ，１，Ｅ、においては、タングステン電極にア
ンダーカットが生じている。
リコン酸化膜をマスクとする六弗化硫黄ガスを用いる異
方性のＲ，１，Ｅ、においては、タングステン電極にア
ンダーカットが生じている。
以上のような状況からタングステン電極にアンダーカッ
トを生じさせないで、タングステン電極をエツチングに
より形成することが可能な半導体装置の製造方法が要望
されている。
トを生じさせないで、タングステン電極をエツチングに
より形成することが可能な半導体装置の製造方法が要望
されている。
従来の半導体装置のゲート電極を形成する製造方法を工
程順に第２図〜第３図により説明する。
程順に第２図〜第３図により説明する。
第２図は従来の半導体装置のポリシリコンゲート電極を
形成する製造方法を工程順に示す側断面図である。
形成する製造方法を工程順に示す側断面図である。
まず、ゲート酸化膜１２とポリシリコン膜１３をその表
面に形成した半導体基板１１の全表面に絶縁膜とレジス
ト膜とを積層して形成し、第２図（ａ）に示すようにレ
ジスト膜１６をフォトリソグラフィー技術によりバター
ニングし、このパターンをマスクとして絶縁膜１４を図
示のようにバターニングする。
面に形成した半導体基板１１の全表面に絶縁膜とレジス
ト膜とを積層して形成し、第２図（ａ）に示すようにレ
ジスト膜１６をフォトリソグラフィー技術によりバター
ニングし、このパターンをマスクとして絶縁膜１４を図
示のようにバターニングする。
つぎに、第２図（ｂ）に示すようにこの絶縁膜１４をマ
スクとしてポリシリコン膜１３をＲ，１，Ｅ、によりエ
ツチングし、ポリシリコン膜１３の両側の半導体基板１
１にイオンを注入してｎ”層１１ａを半導体基板１１に
形成する。
スクとしてポリシリコン膜１３をＲ，１，Ｅ、によりエ
ツチングし、ポリシリコン膜１３の両側の半導体基板１
１にイオンを注入してｎ”層１１ａを半導体基板１１に
形成する。
ついで、第２図（Ｃ１に示すようにレジスト膜１６を除
去し、全面にシリコン窒化膜■７を形成する。
去し、全面にシリコン窒化膜■７を形成する。
その後、第２図！ｄ）に示すようにＲ，１，Ｅ、により
シリコン窒化膜１７のエツチングを行い、ポリシリコン
膜１３の側壁にシリコン窒化膜１７のサイドウオールを
形成し、このコン窒化膜１７のサイドウオールの両側の
半導体基板１１にイオンを注入してｎ゛層１１ｂを半導
体基板１１に形成する。
シリコン窒化膜１７のエツチングを行い、ポリシリコン
膜１３の側壁にシリコン窒化膜１７のサイドウオールを
形成し、このコン窒化膜１７のサイドウオールの両側の
半導体基板１１にイオンを注入してｎ゛層１１ｂを半導
体基板１１に形成する。
最後に、第２図（８）示すように、全表面にＰＳＧ膜１
８を形成し、電極取り出し窓をＰＳＧ膜１８に形成して
アルミニウム等のソース電極１９、ゲート電極２０．ド
レイン電極２１を形成して半導体装置の製造が完了する
。
８を形成し、電極取り出し窓をＰＳＧ膜１８に形成して
アルミニウム等のソース電極１９、ゲート電極２０．ド
レイン電極２１を形成して半導体装置の製造が完了する
。
しかしながら、ゲート電極としてポリシリコンに代えて
低抵抗材料のタングステンを用い、六弗化硫黄ガスによ
るＲ、１．Ｅ、により異方性エツチングを行うと、第２
図（′ｂ）に示す工程において、絶縁膜１４としてシリ
コン酸化膜を用いた場合にはタングステン電極にアンダ
ーカットが生じ、絶縁膜１４としてシリコン窒化膜を用
いた場合にはタングステン電極にアンダーカットは生じ
ないが、半導体基板１１に形成したトランジスタの特性
が劣化するのでタングステンをゲート電極として用いる
のが困難である。
低抵抗材料のタングステンを用い、六弗化硫黄ガスによ
るＲ、１．Ｅ、により異方性エツチングを行うと、第２
図（′ｂ）に示す工程において、絶縁膜１４としてシリ
コン酸化膜を用いた場合にはタングステン電極にアンダ
ーカットが生じ、絶縁膜１４としてシリコン窒化膜を用
いた場合にはタングステン電極にアンダーカットは生じ
ないが、半導体基板１１に形成したトランジスタの特性
が劣化するのでタングステンをゲート電極として用いる
のが困難である。
以上説明した従来の半導体装置のゲート電極を形成する
製造方法においては、ゲート電極の材料として低抵抗材
料のタングステンを用い、六弗化硫黄ガスによるＲ、１
．Ｅ、により異方性エツチングを行うと、ゲート電極の
表面の絶縁膜としてシリコン酸化膜を用いた場合には第
３図（ａ）に示すようにシリコン酸化膜の酸素と六弗化
硫黄ガスの硫黄とが結合して二酸化硫黄（ＳＯ２）とな
って気化するため、タングステン電極の側壁を保護する
硫黄が消失するので弗素によりタングステン電極がエツ
チングされ、タングステン電極にアンダーカットが生じ
る。また、シリコン窒化膜を用いた場合には第３図世）
に示すように、六弗化硫黄ガスの硫黄がタングステン電
極の側壁を保護するので、タングステン電極にアンダー
カットは生じないが、シリコン窒化膜とタングステン電
極との間に熱履歴により大きなストレスが生じ、半導体
基板に形成したトランジスタの特性が劣化するという問
題点があった。
製造方法においては、ゲート電極の材料として低抵抗材
料のタングステンを用い、六弗化硫黄ガスによるＲ、１
．Ｅ、により異方性エツチングを行うと、ゲート電極の
表面の絶縁膜としてシリコン酸化膜を用いた場合には第
３図（ａ）に示すようにシリコン酸化膜の酸素と六弗化
硫黄ガスの硫黄とが結合して二酸化硫黄（ＳＯ２）とな
って気化するため、タングステン電極の側壁を保護する
硫黄が消失するので弗素によりタングステン電極がエツ
チングされ、タングステン電極にアンダーカットが生じ
る。また、シリコン窒化膜を用いた場合には第３図世）
に示すように、六弗化硫黄ガスの硫黄がタングステン電
極の側壁を保護するので、タングステン電極にアンダー
カットは生じないが、シリコン窒化膜とタングステン電
極との間に熱履歴により大きなストレスが生じ、半導体
基板に形成したトランジスタの特性が劣化するという問
題点があった。
本発明は以上のような状況から、半導体基板に形成した
トランジスタの特性を劣化させず、ゲート電極にアンダ
ーカットが生じないようにすることが可能な半導体装置
の製造方法の提供を目的としたものである。
トランジスタの特性を劣化させず、ゲート電極にアンダ
ーカットが生じないようにすることが可能な半導体装置
の製造方法の提供を目的としたものである。
本発明の半導体装置の製造方法は、タングステンゲート
電極・配線の形成を行うエツチング方法において、タン
グステンゲート電極の表面に接するシリコン酸化膜と、
このシリコン酸化膜のタングステンゲート電極に接して
いない他の面を覆うシリコン窒化膜よりなるマスクを用
い、六弗化硫黄ガスを用いるＲ、１．Ｅ、によりタング
ステン電極の異方性ドライエツチングを行う工程を含む
よう構成する。
電極・配線の形成を行うエツチング方法において、タン
グステンゲート電極の表面に接するシリコン酸化膜と、
このシリコン酸化膜のタングステンゲート電極に接して
いない他の面を覆うシリコン窒化膜よりなるマスクを用
い、六弗化硫黄ガスを用いるＲ、１．Ｅ、によりタング
ステン電極の異方性ドライエツチングを行う工程を含む
よう構成する。
即ち本発明においては、タングステンゲート電極・配線
の形成を行うエツチング方法において、タングステンゲ
ートに接するシリコン酸化膜と、このシリコン酸化膜の
タングステンゲートに接していない他の面をシリコン窒
化膜により覆うマスクを用い、六弗化硫黄ガスを用いる
Ｒ、１．Ｅ。
の形成を行うエツチング方法において、タングステンゲ
ートに接するシリコン酸化膜と、このシリコン酸化膜の
タングステンゲートに接していない他の面をシリコン窒
化膜により覆うマスクを用い、六弗化硫黄ガスを用いる
Ｒ、１．Ｅ。
によりタングステン電極のドライエツチングを行うので
、タングステン電極の側壁は六弗化硫黄ガスの硫黄によ
り保護されてアンダーカットは生じない。
、タングステン電極の側壁は六弗化硫黄ガスの硫黄によ
り保護されてアンダーカットは生じない。
タングステン電極の表面の大部分はシリコン酸化膜で覆
われているので、シリコン窒化膜で覆われている場合の
ように、シリコン酸化膜とタングステン電極との間に熱
履歴によりストレスが生じないので、半導体基板に形成
したトランジスタの特性の劣化を防止することが可能と
なる。
われているので、シリコン窒化膜で覆われている場合の
ように、シリコン酸化膜とタングステン電極との間に熱
履歴によりストレスが生じないので、半導体基板に形成
したトランジスタの特性の劣化を防止することが可能と
なる。
（実施例〕
以下第１図〜第２図により本発明による一実施例を工程
順に説明する。
順に説明する。
まず第１図（ａ）に示すように、ゲート酸化膜２とタン
グステン層３をその表面に形成した半導体基板１の全表
面に、膜厚が１ 、０００人のシリコン酸化膜４と、膜
厚がｉ 、 ｏｏｏ人のシリコン窒化膜５とを積層して
形成し、その表面にレジスト膜を形成してフォトリソグ
ラフィー技術によりレジスト膜６をバターニングする。
グステン層３をその表面に形成した半導体基板１の全表
面に、膜厚が１ 、０００人のシリコン酸化膜４と、膜
厚がｉ 、 ｏｏｏ人のシリコン窒化膜５とを積層して
形成し、その表面にレジスト膜を形成してフォトリソグ
ラフィー技術によりレジスト膜６をバターニングする。
つぎに、バターニングしたレジスト膜６をマスクとして
第１図（ｂｌに示すように、シリコン窒化膜５とシリコ
ン酸化膜４とをバターニングし、レジスト膜６を除去す
る。
第１図（ｂｌに示すように、シリコン窒化膜５とシリコ
ン酸化膜４とをバターニングし、レジスト膜６を除去す
る。
ついで全面に膜Ｉ￥１ 、０００人のシリコン窒化膜を
形成し、四弗化炭素（ＣＦ４）と酸素（０□）の混合ガ
スを用いるＲ、１．Ｅ、によりシリコン窒化膜の膜厚の
異方性エツチングを行い、第１図（Ｃ）に示すようにシ
リコン窒化膜５とシリコン酸化膜４の側壁にシリコン窒
化膜７のサイドウオールを形成する。
形成し、四弗化炭素（ＣＦ４）と酸素（０□）の混合ガ
スを用いるＲ、１．Ｅ、によりシリコン窒化膜の膜厚の
異方性エツチングを行い、第１図（Ｃ）に示すようにシ
リコン窒化膜５とシリコン酸化膜４の側壁にシリコン窒
化膜７のサイドウオールを形成する。
その後、第１図（ｄ）に示すように、シリコン酸化膜４
とこれを覆うシリコン窒化膜５及びシリコン窒化膜７を
マスクにし、六弗化硫黄ガス（ＳＦ６）を用いるＲ、１
．Ｅ、により、タングステン層３の異方性エツチングを
行いタングステン電極を形成する。
とこれを覆うシリコン窒化膜５及びシリコン窒化膜７を
マスクにし、六弗化硫黄ガス（ＳＦ６）を用いるＲ、１
．Ｅ、により、タングステン層３の異方性エツチングを
行いタングステン電極を形成する。
ここで全面にシリコン窒化膜を形成すると、従来の製造
方法を工程順に示す第２図ｆＣ）における絶縁膜１４が
、シリコン酸化膜４をシリコン窒化膜５とシリコン窒化
膜７とが覆った膜になり、ポリシリコン膜１３がタング
ステン層３になったのと同等の状態になり、以降の工程
は従来の製造方法と同じ工程により半導体装置を製造す
ることが可能となる。
方法を工程順に示す第２図ｆＣ）における絶縁膜１４が
、シリコン酸化膜４をシリコン窒化膜５とシリコン窒化
膜７とが覆った膜になり、ポリシリコン膜１３がタング
ステン層３になったのと同等の状態になり、以降の工程
は従来の製造方法と同じ工程により半導体装置を製造す
ることが可能となる。
このように、タングステン電極の表面に形成した絶縁膜
が、シリコン酸化膜４をシリニごン窒化膜５とシリコン
窒化膜７とが覆った膜になっており、シリコン窒化膜７
が周囲に形成されているので、シリコン酸化膜４から酸
素が出てこないがら、六弗化硫黄ガスの硫黄がタングス
テン電極の側壁を保護してアンダーカットが生じない。
が、シリコン酸化膜４をシリニごン窒化膜５とシリコン
窒化膜７とが覆った膜になっており、シリコン窒化膜７
が周囲に形成されているので、シリコン酸化膜４から酸
素が出てこないがら、六弗化硫黄ガスの硫黄がタングス
テン電極の側壁を保護してアンダーカットが生じない。
タングステン電極の表面の大部分はシリコン酸化膜４と
接触しているから、シリコン酸化膜とタングステン電極
との間に熱履歴によりストレスが生じないので、半導体
基板に形成したトランジスタの特性の劣化を防止するこ
とが可能となる。
接触しているから、シリコン酸化膜とタングステン電極
との間に熱履歴によりストレスが生じないので、半導体
基板に形成したトランジスタの特性の劣化を防止するこ
とが可能となる。
第２図は従来の半導体装置のポリシリコンゲート電極を
形成する製造方法を工程順に 示す側断面図、 第３図は従来の半導体装置の製造方法の問題点を説明す
る側断面図、 〔発明の効果〕 以上の説明から明らかなように本発明によればタングス
テンのゲート電極の表面に形成する！ｆ！Ｉ縁膜をシリ
コン酸化膜とこのシリコン酸化膜の周囲を覆うシリコン
窒化膜より形成することにより、半導体基板に形成した
トランジスタの特性を劣化させず、ゲート電極にアンダ
ーカットが生じないようにすることが可能となる等の利
点があり、著しい信頼性向上の効果が期待できる半導体
装置の製造方法の提供が可能となる。
形成する製造方法を工程順に 示す側断面図、 第３図は従来の半導体装置の製造方法の問題点を説明す
る側断面図、 〔発明の効果〕 以上の説明から明らかなように本発明によればタングス
テンのゲート電極の表面に形成する！ｆ！Ｉ縁膜をシリ
コン酸化膜とこのシリコン酸化膜の周囲を覆うシリコン
窒化膜より形成することにより、半導体基板に形成した
トランジスタの特性を劣化させず、ゲート電極にアンダ
ーカットが生じないようにすることが可能となる等の利
点があり、著しい信頼性向上の効果が期待できる半導体
装置の製造方法の提供が可能となる。
を示す。
は半導体基板、
はゲート酸化膜、
はタングステン層、
はシリコン酸化膜、
はシリコン窒化膜、
はレジスト膜、
はシリコン窒化膜、
第１図は本発明による一実施例を工程順に示す側断面図
、 （ｄ＋ タングステン層（３）のパターニング及びｎ−層（１ａ
）の形成本発明による一実施例を工程順に示す側断面図
書 １ 図（その２） （Ｃ１シリコン窒化膜（７）のサイド・ウオールの形成
本発明による一実施例を工程順に示す側断面図書 Ｉ
図（そのｌ） 山） ポリシリコン１１（１３）のバターニング及びｎ−層（
ｌｌａ）の形成従来の半導体装置のポリノリコンゲート
電極を形成する製造方法を工程順に示す側断面図書 ２
図（そのｌ） ＋（１１ シリコン窒化ｆｆ１（１７）のサイド・ウオールの形成
及びｎ°層（１１，）形成 （８１ソース電極、ゲート電機、ドレイン′Ｗｉ極の形
成従来の半導体装置のポリシリコンゲート電極を形成す
る製造方法を工程順に示す側断面図書 ２ 図（その２
） ゲート電極の表面の絶縁膜がシリコン酸化膜の場合従来
の半導体装Ｉの製造方法の問題点を説明する側断面回第
３図
、 （ｄ＋ タングステン層（３）のパターニング及びｎ−層（１ａ
）の形成本発明による一実施例を工程順に示す側断面図
書 １ 図（その２） （Ｃ１シリコン窒化膜（７）のサイド・ウオールの形成
本発明による一実施例を工程順に示す側断面図書 Ｉ
図（そのｌ） 山） ポリシリコン１１（１３）のバターニング及びｎ−層（
ｌｌａ）の形成従来の半導体装置のポリノリコンゲート
電極を形成する製造方法を工程順に示す側断面図書 ２
図（そのｌ） ＋（１１ シリコン窒化ｆｆ１（１７）のサイド・ウオールの形成
及びｎ°層（１１，）形成 （８１ソース電極、ゲート電機、ドレイン′Ｗｉ極の形
成従来の半導体装置のポリシリコンゲート電極を形成す
る製造方法を工程順に示す側断面図書 ２ 図（その２
） ゲート電極の表面の絶縁膜がシリコン酸化膜の場合従来
の半導体装Ｉの製造方法の問題点を説明する側断面回第
３図
Claims (1)
- 【特許請求の範囲】 タングステンゲート電極・配線の形成を行うエッチング
方法であって、 タングステンゲート電極の表面に接するシリコン酸化膜
と、該シリコン酸化膜の前記タングステンゲート電極に
接していない他の面を覆うシリコン窒化膜よりなるマス
クを用い、六弗化硫黄ガスを用いるリアクティブ・イオ
ン・エッチングによりタングステン電極の異方性ドライ
エッチングを行う工程を含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28414788A JPH02129917A (ja) | 1988-11-09 | 1988-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28414788A JPH02129917A (ja) | 1988-11-09 | 1988-11-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02129917A true JPH02129917A (ja) | 1990-05-18 |
Family
ID=17674779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28414788A Pending JPH02129917A (ja) | 1988-11-09 | 1988-11-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02129917A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232209B1 (en) | 1999-06-11 | 2001-05-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| US6333250B1 (en) | 1998-12-28 | 2001-12-25 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode in semiconductor device |
| US6340629B1 (en) | 1998-12-22 | 2002-01-22 | Hyundai Electronics Industries Co., Ltd. | Method for forming gate electrodes of semiconductor device using a separated WN layer |
| US6468914B1 (en) | 1998-12-29 | 2002-10-22 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode in semiconductor device |
-
1988
- 1988-11-09 JP JP28414788A patent/JPH02129917A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340629B1 (en) | 1998-12-22 | 2002-01-22 | Hyundai Electronics Industries Co., Ltd. | Method for forming gate electrodes of semiconductor device using a separated WN layer |
| US6333250B1 (en) | 1998-12-28 | 2001-12-25 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode in semiconductor device |
| US6468914B1 (en) | 1998-12-29 | 2002-10-22 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode in semiconductor device |
| US6232209B1 (en) | 1999-06-11 | 2001-05-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2717739B2 (ja) | 半導体装置およびその製造方法 | |
| JP4606967B2 (ja) | 半導体素子の製造方法 | |
| JPH02129917A (ja) | 半導体装置の製造方法 | |
| JPH11330262A (ja) | 半導体装置の製造方法 | |
| JPH0671070B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3407067B2 (ja) | 半導体装置の製法 | |
| JP2000049352A (ja) | 半導体装置及びその製造方法 | |
| JP4398524B2 (ja) | 境界領域の導電層形成を防止する半導体メモリ装置のゲート形成方法 | |
| JPH01152650A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61107742A (ja) | 半導体装置 | |
| JPH02130834A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| US7091076B2 (en) | Method for fabricating semiconductor device having first and second gate electrodes | |
| KR100478495B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH02308566A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPH02159041A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH02150070A (ja) | 半導体メモリー装置 | |
| JPH1098097A (ja) | 半導体装置のフィールドシールド素子分離形成方法 | |
| KR20000043197A (ko) | 반도체소자의 게이트전극 형성방법 | |
| JPH11312663A (ja) | 半導体装置の製造方法 | |
| JPS62242335A (ja) | 半導体集積回路の素子分離領域の形成方法 | |
| JPS63102341A (ja) | 半導体装置の製造方法 |