JPH0213477B2 - - Google Patents
Info
- Publication number
- JPH0213477B2 JPH0213477B2 JP60216041A JP21604185A JPH0213477B2 JP H0213477 B2 JPH0213477 B2 JP H0213477B2 JP 60216041 A JP60216041 A JP 60216041A JP 21604185 A JP21604185 A JP 21604185A JP H0213477 B2 JPH0213477 B2 JP H0213477B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- metal plating
- conductive circuit
- substrate
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は、銅箔を用いたプリント基板等の基板
に導電回路を形成する方法に係り、特に新規開発
された金属めつき性の良好な銅導電ペーストを有
効に利用し、基板の片面に電気的に接続された少
なくとも２層の導電回路を形成し、従来の両面ス
ルホール基板であれば該スルホールを不要化して
片面２層基板として得て、その製造工程及び製造
コストを飛躍的に簡略化又は低減化することがで
き、また両面基板とすれば従来の両面スルホール
基板の大きさを1/2以下に縮小することができる
画期的な導電回路を形成する方法に関する。
に導電回路を形成する方法に係り、特に新規開発
された金属めつき性の良好な銅導電ペーストを有
効に利用し、基板の片面に電気的に接続された少
なくとも２層の導電回路を形成し、従来の両面ス
ルホール基板であれば該スルホールを不要化して
片面２層基板として得て、その製造工程及び製造
コストを飛躍的に簡略化又は低減化することがで
き、また両面基板とすれば従来の両面スルホール
基板の大きさを1/2以下に縮小することができる
画期的な導電回路を形成する方法に関する。
従来技術
従来、銅箔を用いたプリント基板においては、
そこに形成される導電回路がある程度以上複雑と
なると、該導電回路のある部分と他の部分とを電
気的に接続する必要性が生ずるが、従来技術では
プリント基板の片面に２層以上の導電回路を工業
的に形成することはできなかつたので、このよう
な必要性がある場合には、プリント基板の両面を
用い、該両面に形成された銅箔エツチング回路を
スルホールを用いて電気的に接続したいわゆる両
面スルホール基板を用いる以外に方法がなかつ
た。
そこに形成される導電回路がある程度以上複雑と
なると、該導電回路のある部分と他の部分とを電
気的に接続する必要性が生ずるが、従来技術では
プリント基板の片面に２層以上の導電回路を工業
的に形成することはできなかつたので、このよう
な必要性がある場合には、プリント基板の両面を
用い、該両面に形成された銅箔エツチング回路を
スルホールを用いて電気的に接続したいわゆる両
面スルホール基板を用いる以外に方法がなかつ
た。
しかし、この両面スルホール基板によると、基
板の両面に銅箔を貼り、かつエツチング加工を施
し、なおかつNC装置等を用いて多数の穴あけ加
工を行なわなければならないため、材料費、製造
費が多くかかり、生産性が悪いという欠点があつ
た。
板の両面に銅箔を貼り、かつエツチング加工を施
し、なおかつNC装置等を用いて多数の穴あけ加
工を行なわなければならないため、材料費、製造
費が多くかかり、生産性が悪いという欠点があつ
た。
そこで上記した従来方法の欠点を改良するもの
として、プリント基板の片面に２層以上の導電回
路を工業的に形成する技術の確立が望まれるが、
そのためには導電性及び金属めつき性、特に銅め
つき性が良好な安価な銅導電ペーストの開発が必
要とされた。しかしながら、この銅導電ペースト
によると、ペーストを硬化させるための加熱が必
要となるが、銅はその特性から銀等の貴金属とは
逆に極めて酸化し易いため、この加熱によつてペ
ースト中の銅粉末が酸化して電気抵抗が大きくな
ると共に半田付性が悪化するという欠点があり、
実用化が困難とされていた。また加熱硬化された
銅導電ペーストに金属めつきを施すには、通常そ
の表面をキヤタリスト（触媒）を用いて活性化
し、バインダとしての樹脂層から銅粉の粒子を露
出させ、いわゆるめつきの核を作る工程が必要と
され、多くの工数がかかる欠点があつた。
として、プリント基板の片面に２層以上の導電回
路を工業的に形成する技術の確立が望まれるが、
そのためには導電性及び金属めつき性、特に銅め
つき性が良好な安価な銅導電ペーストの開発が必
要とされた。しかしながら、この銅導電ペースト
によると、ペーストを硬化させるための加熱が必
要となるが、銅はその特性から銀等の貴金属とは
逆に極めて酸化し易いため、この加熱によつてペ
ースト中の銅粉末が酸化して電気抵抗が大きくな
ると共に半田付性が悪化するという欠点があり、
実用化が困難とされていた。また加熱硬化された
銅導電ペーストに金属めつきを施すには、通常そ
の表面をキヤタリスト（触媒）を用いて活性化
し、バインダとしての樹脂層から銅粉の粒子を露
出させ、いわゆるめつきの核を作る工程が必要と
され、多くの工数がかかる欠点があつた。
本願出願人においては、上記のような欠点をす
べて除去し得る銅導電ペーストを開発すべく、多
年にわたり研究を行つて来たが、遂にこれを完成
し、その工業化に成功したものである。それは、
銅粉末と合成樹脂に加えて特殊添加剤として例え
ばアントラセンを微量添加したもので、(株)アサヒ
化学研究所製銅導電ペーストACP−020、ACP−
030及びACP−007Pとして実用化の段階に至らし
めたものである。ACP−020なる銅導電ペースト
は、銅粉末80重量％、合成樹脂20重量％を主成分
とし、導電性の極めて良好なものであるが、半田
付性がやや劣るものである。ACP−030なる銅導
電ペーストは、銅粉末85重量％、合成樹脂15重量
％を主成分とし、導電性はACP−020より若干劣
るが半田付性が良好なものである。またACP−
007Pなる銅導電ペーストは、このACP−030を改
良し、キヤタリストなしで金属めつき、例えば銅
の化学めつきをその硬化塗膜の上に施すことがで
きるようにしたもので、金属めつき性の非常に優
れたものである。
べて除去し得る銅導電ペーストを開発すべく、多
年にわたり研究を行つて来たが、遂にこれを完成
し、その工業化に成功したものである。それは、
銅粉末と合成樹脂に加えて特殊添加剤として例え
ばアントラセンを微量添加したもので、(株)アサヒ
化学研究所製銅導電ペーストACP−020、ACP−
030及びACP−007Pとして実用化の段階に至らし
めたものである。ACP−020なる銅導電ペースト
は、銅粉末80重量％、合成樹脂20重量％を主成分
とし、導電性の極めて良好なものであるが、半田
付性がやや劣るものである。ACP−030なる銅導
電ペーストは、銅粉末85重量％、合成樹脂15重量
％を主成分とし、導電性はACP−020より若干劣
るが半田付性が良好なものである。またACP−
007Pなる銅導電ペーストは、このACP−030を改
良し、キヤタリストなしで金属めつき、例えば銅
の化学めつきをその硬化塗膜の上に施すことがで
きるようにしたもので、金属めつき性の非常に優
れたものである。
目 的
本発明は、上記した従来技術の欠点を除くと共
に、上記新開発された銅導電ペーストを有効に用
いるためになされたものであつて、その目的とす
るところは、基板に形成された銅箔等からなる第
１層導電回路のうち第２層回路と電気的に接続す
る必要がある部分にのみ上記新開発された金属め
つき性の良好な銅導電ペーストを塗布して加熱硬
化させ、その上に銅の化学めつき等の金属めつき
を施し、該銅導電ペーストの導電性を銅箔と同程
度に向上させて、第２層導電回路となし、銅箔を
用いたプリント基板等の基板の片面に電気的に接
続された少なくとも２層の導電回路を形成するこ
とであり、またこれによつて従来の両面スルホー
ル基板で達成し得たと同等の回路密度のものであ
れば片面にすべての回路を形成できるようにし、
銅箔の貼付及びエツチング加工の材料及び工数を
１／２に削減し、また高価なNC装置によるスルホ
ールの穴あけ加工を不要とし、プリント基板にお
ける導電回路の形成工程を飛躍的に簡略化し、ま
た完成品としてのプリント基板のコストを従来品
の約1/2に低減することである。また他の目的は、
従来品と同様にスルホールを用いる場合には、片
面に２層ずつ、合計４層の導電回路構成として、
プリント基板の大きさを従来品の1/2に縮小可能
とすることである。更に他の目的は、金属めつき
性の良好な上記銅導電ペーストを使用することに
よつて、金属めつき前のキヤタリストを用いての
活性化処理を不要とし、第２層導電回路の形成を
容易化することである。
に、上記新開発された銅導電ペーストを有効に用
いるためになされたものであつて、その目的とす
るところは、基板に形成された銅箔等からなる第
１層導電回路のうち第２層回路と電気的に接続す
る必要がある部分にのみ上記新開発された金属め
つき性の良好な銅導電ペーストを塗布して加熱硬
化させ、その上に銅の化学めつき等の金属めつき
を施し、該銅導電ペーストの導電性を銅箔と同程
度に向上させて、第２層導電回路となし、銅箔を
用いたプリント基板等の基板の片面に電気的に接
続された少なくとも２層の導電回路を形成するこ
とであり、またこれによつて従来の両面スルホー
ル基板で達成し得たと同等の回路密度のものであ
れば片面にすべての回路を形成できるようにし、
銅箔の貼付及びエツチング加工の材料及び工数を
１／２に削減し、また高価なNC装置によるスルホ
ールの穴あけ加工を不要とし、プリント基板にお
ける導電回路の形成工程を飛躍的に簡略化し、ま
た完成品としてのプリント基板のコストを従来品
の約1/2に低減することである。また他の目的は、
従来品と同様にスルホールを用いる場合には、片
面に２層ずつ、合計４層の導電回路構成として、
プリント基板の大きさを従来品の1/2に縮小可能
とすることである。更に他の目的は、金属めつき
性の良好な上記銅導電ペーストを使用することに
よつて、金属めつき前のキヤタリストを用いての
活性化処理を不要とし、第２層導電回路の形成を
容易化することである。
また他の目的は、第１層回路も銅箔のエツチン
グによらず、銅導電ペーストとその上に施される
金属めつきとによつて構成し、第２層回路も同様
に構成することにより、銅貼工程やエツチング工
程を不要とし、材料費と工賃の大幅な低減を図る
ことである。
グによらず、銅導電ペーストとその上に施される
金属めつきとによつて構成し、第２層回路も同様
に構成することにより、銅貼工程やエツチング工
程を不要とし、材料費と工賃の大幅な低減を図る
ことである。
構 成
要するに本発明（第１発明）は、基板に金属め
つきが可能な第１層導電回路を形成し、該第１層
導電回路と第２層導電回路とを電気的に接続する
必要がある部分を残して前記基板に耐めつきレジ
ストを塗布し、次いで該耐めつきレジストが塗布
されないで残された前記第１層導電回路の複数の
部分を電気的に接続するように、しかも該第１層
導電回路に金属めつきが可能な金属めつき用部を
残して、銅粉末70乃至85重量％とエポキシ系樹脂
15乃至30重量％とを混合しこれにアントラセン、
アントラセンカルボン酸、アントラジン及びアン
トラニル酸から選ばれたいずれか１種のものを
0.2乃至５重量％添加剤として添加してなる金属
めつき性の良好な銅導電ペーストを塗布して加熱
硬化させ、この状態で前記基板を清浄にして後、
これを金属めつき液に浸し、前記第１層導電回路
の金属めつき用部及び前記銅導電ペーストの表面
に金属めつきを施し、該金属めつきと前記銅導電
ペーストとにより前記第２層導電回路を形成し、
前記基板の片面に電気的に接続された少なくとも
２層の導電回路を形成することを特徴とするもの
である。
つきが可能な第１層導電回路を形成し、該第１層
導電回路と第２層導電回路とを電気的に接続する
必要がある部分を残して前記基板に耐めつきレジ
ストを塗布し、次いで該耐めつきレジストが塗布
されないで残された前記第１層導電回路の複数の
部分を電気的に接続するように、しかも該第１層
導電回路に金属めつきが可能な金属めつき用部を
残して、銅粉末70乃至85重量％とエポキシ系樹脂
15乃至30重量％とを混合しこれにアントラセン、
アントラセンカルボン酸、アントラジン及びアン
トラニル酸から選ばれたいずれか１種のものを
0.2乃至５重量％添加剤として添加してなる金属
めつき性の良好な銅導電ペーストを塗布して加熱
硬化させ、この状態で前記基板を清浄にして後、
これを金属めつき液に浸し、前記第１層導電回路
の金属めつき用部及び前記銅導電ペーストの表面
に金属めつきを施し、該金属めつきと前記銅導電
ペーストとにより前記第２層導電回路を形成し、
前記基板の片面に電気的に接続された少なくとも
２層の導電回路を形成することを特徴とするもの
である。
また本発明（第２発明）は、基板に銅箔を貼つ
てエツチング加工を施し、該基板上に残された銅
箔によつて第１層導電回路を形成し、該第１層導
電回路と第２層導電回路とを電気的に接続する必
要がある部分を残して前記基板に耐めつきレジス
トを塗布し、次いで該耐めつきレジストが塗布さ
れないで残された前記第１層導電回路の複数の部
分を電気的に接続するように、しかも該第１層導
電回路に金属めつきが可能な金属めつき用部を残
して、銅粉末70乃至85重量％とエポキシ系樹脂15
乃至30重量％とを混合しこれにアントラセン、ア
ントラセンカルボン酸、アントラジン及びアント
ラニル酸から選ばれたいずれか１種のものを0.2
乃至５重量％添加剤として添加してなる金属めつ
き性の良好な銅導電ペーストを塗布して加熱硬化
させ、その状態で前記基板を清浄にして後、これ
を金属めつき液に浸し、前記第１層導電回路の金
属めつき用部及び前記銅導電ペーストの表面に金
属めつきを施し、該金属めつきと前記銅導電ペー
ストとにより前記第２層導電回路を形成し、銅箔
を用いたプリント基板の片面に電気的に接続され
た少なくとも２層の導電回路を形成することを特
徴とするものである。
てエツチング加工を施し、該基板上に残された銅
箔によつて第１層導電回路を形成し、該第１層導
電回路と第２層導電回路とを電気的に接続する必
要がある部分を残して前記基板に耐めつきレジス
トを塗布し、次いで該耐めつきレジストが塗布さ
れないで残された前記第１層導電回路の複数の部
分を電気的に接続するように、しかも該第１層導
電回路に金属めつきが可能な金属めつき用部を残
して、銅粉末70乃至85重量％とエポキシ系樹脂15
乃至30重量％とを混合しこれにアントラセン、ア
ントラセンカルボン酸、アントラジン及びアント
ラニル酸から選ばれたいずれか１種のものを0.2
乃至５重量％添加剤として添加してなる金属めつ
き性の良好な銅導電ペーストを塗布して加熱硬化
させ、その状態で前記基板を清浄にして後、これ
を金属めつき液に浸し、前記第１層導電回路の金
属めつき用部及び前記銅導電ペーストの表面に金
属めつきを施し、該金属めつきと前記銅導電ペー
ストとにより前記第２層導電回路を形成し、銅箔
を用いたプリント基板の片面に電気的に接続され
た少なくとも２層の導電回路を形成することを特
徴とするものである。
また本発明（第３発明）は、基板に、銅粉末70
乃至85重量％とエポキシ系樹脂15乃至30重量％と
を混合しこれにアントラセン、アントラセンカル
ボン酸、アントラジン及びアントラニル酸から選
ばれたいずれか１種のものを0.2乃至５重量％添
加剤として添加してなる金属めつき性の良好な銅
導電ペーストを塗布して加熱硬化させ、この状態
で該基板を清浄にして後、これを金属めつき液に
浸し、前記銅導電ペーストに金属めつきを施して
第１層導電回路を形成し、該第１層導電回路と第
２層導電回路とを電気的に接続する必要がある部
分を残して前記基板に耐めつきレジストを塗布
し、次いで該耐めつきレジストが塗布されないで
残された前記第１層導電回路の複数の部分を電気
的に接続するように、しかも該第１層導電回路に
金属めつきが可能な金属めつき用部を残して前記
金属めつき性の良好な銅導電ペーストを塗布して
加熱硬化させ、この状態で前記基板を清浄にして
後、これを金属めつき液に浸し、前記第１層導電
回路の金属めつき用部及び前記銅導電ペーストの
表面に金属めつきを施し、該金属めつきと前記銅
導電ペーストとにより前記第２層導電回路を形成
し、前記基板の片面に電気的に接続された少なく
とも２層の導電回路を形成することを特徴とする
ものである。
乃至85重量％とエポキシ系樹脂15乃至30重量％と
を混合しこれにアントラセン、アントラセンカル
ボン酸、アントラジン及びアントラニル酸から選
ばれたいずれか１種のものを0.2乃至５重量％添
加剤として添加してなる金属めつき性の良好な銅
導電ペーストを塗布して加熱硬化させ、この状態
で該基板を清浄にして後、これを金属めつき液に
浸し、前記銅導電ペーストに金属めつきを施して
第１層導電回路を形成し、該第１層導電回路と第
２層導電回路とを電気的に接続する必要がある部
分を残して前記基板に耐めつきレジストを塗布
し、次いで該耐めつきレジストが塗布されないで
残された前記第１層導電回路の複数の部分を電気
的に接続するように、しかも該第１層導電回路に
金属めつきが可能な金属めつき用部を残して前記
金属めつき性の良好な銅導電ペーストを塗布して
加熱硬化させ、この状態で前記基板を清浄にして
後、これを金属めつき液に浸し、前記第１層導電
回路の金属めつき用部及び前記銅導電ペーストの
表面に金属めつきを施し、該金属めつきと前記銅
導電ペーストとにより前記第２層導電回路を形成
し、前記基板の片面に電気的に接続された少なく
とも２層の導電回路を形成することを特徴とする
ものである。
以下本発明を図面に示す実施例に基いて説明す
る。まず第１図から第５図により特定発明及び第
２発明の方法について説明すると、最初に第１図
に示すように、基板の一例たるポリマ基板からな
るプリント基板１に金属めつきの一例たる銅めつ
きが可能な第１層導電回路C1を形成する。該第
１層導電回路C1は、プリント基板１に銅箔２を
貼つてエツチング加工を施し、該プリント基板上
に残された銅箔２によつて形成するものである。
る。まず第１図から第５図により特定発明及び第
２発明の方法について説明すると、最初に第１図
に示すように、基板の一例たるポリマ基板からな
るプリント基板１に金属めつきの一例たる銅めつ
きが可能な第１層導電回路C1を形成する。該第
１層導電回路C1は、プリント基板１に銅箔２を
貼つてエツチング加工を施し、該プリント基板上
に残された銅箔２によつて形成するものである。
次に、第２図に示すように、第１層導電回路
C1と第２層導電回路C2（第４図）とを電気的に接
続する必要がある部分２ａ，２ｂを残してプリン
ト基板１に耐めつきレジスト３（例えば(株)アサヒ
化学研究所製CR−2001）を印刷により塗布し、
接続の不要な部分２ｃ及び第１層導電回路C1の
存在しないプリント基板１の表面１ａを耐めつき
レジスト３で被覆する。
C1と第２層導電回路C2（第４図）とを電気的に接
続する必要がある部分２ａ，２ｂを残してプリン
ト基板１に耐めつきレジスト３（例えば(株)アサヒ
化学研究所製CR−2001）を印刷により塗布し、
接続の不要な部分２ｃ及び第１層導電回路C1の
存在しないプリント基板１の表面１ａを耐めつき
レジスト３で被覆する。
次いで、第３図に示すように、耐めつきレジス
ト３が塗布されないで残された第１層導電回路
C1の複数の部分２ａ，２ｂを電気的に接続する
ように、しかも第１層導電回路C1に金属めつき
が可能な金属めつき用部２ｄ，２ｅも長さl1、l2
だけ残して金属めつき性の良好な銅導電ペースト
４（(株)アサヒ化学研究所製ACP−007P）（その組
成等については後に詳述する。）をスクリーン印
刷により塗布して、温度150℃にて約30分間加熱
して硬化させる。
ト３が塗布されないで残された第１層導電回路
C1の複数の部分２ａ，２ｂを電気的に接続する
ように、しかも第１層導電回路C1に金属めつき
が可能な金属めつき用部２ｄ，２ｅも長さl1、l2
だけ残して金属めつき性の良好な銅導電ペースト
４（(株)アサヒ化学研究所製ACP−007P）（その組
成等については後に詳述する。）をスクリーン印
刷により塗布して、温度150℃にて約30分間加熱
して硬化させる。
次に、この状態でプリント基板１、特に第１層
導電回路C1の部分２ｄ，２ｅ及び銅導電ペース
ト４の表面を酸洗い等により清浄にする。例えば
アルカリ減少処理は、水酸化ナトリウム４乃至５
重量％にて数分行い、酸洗いは、塩化水素50重量
％にて１分間行う。
導電回路C1の部分２ｄ，２ｅ及び銅導電ペース
ト４の表面を酸洗い等により清浄にする。例えば
アルカリ減少処理は、水酸化ナトリウム４乃至５
重量％にて数分行い、酸洗いは、塩化水素50重量
％にて１分間行う。
そして第４図に示すように、プリント基板１を
金属めつき液の一例たる銅めつき液（図示せず）
に浸し、第１層導電回路C1の金属めつき用部２
ｄ，２ｅ及び銅導電ペースト４の表面に銅の化学
めつきを施す。この銅の化学めつき速度は、銅め
つき浴の組成によつても多少異なるが、温度70
℃、PH12の条件にて１時間で膜厚約1.0乃至3.0μ
ｍの銅めつきを行うことができる。実用上の最小
膜厚は5μｍであるので、めつき時間は約1.7乃至
５時間である。こうして銅導電ペースト４には第
４図に示すような銅めつき層５が形成され、該銅
めつき層５と銅導電ペースト４とにより第２層導
電回路C2が形成され、プリント基板１の片面に、
電気的に接続さた少なくとも２層の導電回路C1，
C2が積層状態で形成される。
金属めつき液の一例たる銅めつき液（図示せず）
に浸し、第１層導電回路C1の金属めつき用部２
ｄ，２ｅ及び銅導電ペースト４の表面に銅の化学
めつきを施す。この銅の化学めつき速度は、銅め
つき浴の組成によつても多少異なるが、温度70
℃、PH12の条件にて１時間で膜厚約1.0乃至3.0μ
ｍの銅めつきを行うことができる。実用上の最小
膜厚は5μｍであるので、めつき時間は約1.7乃至
５時間である。こうして銅導電ペースト４には第
４図に示すような銅めつき層５が形成され、該銅
めつき層５と銅導電ペースト４とにより第２層導
電回路C2が形成され、プリント基板１の片面に、
電気的に接続さた少なくとも２層の導電回路C1，
C2が積層状態で形成される。
最後に、第５図に示すように、プリント基板１
の表面をオーバコート６（例えば(株)アサヒ化学研
究所製CR−2001）を印刷により塗布して乾燥し、
完成品となる。
の表面をオーバコート６（例えば(株)アサヒ化学研
究所製CR−2001）を印刷により塗布して乾燥し、
完成品となる。
次に、第６図から第８図により特定発明及び第
３発明について説明すると、この場合には、銅箔
２をエツチング加工したプリント基板１を用いる
ことなく、ポリマ基板等の基板１１に、直接金属
めつき性の良好な銅導電ペースト４をスクリーン
印刷により塗布して、温度150℃にて30分間加熱
して硬化させ、この状態で基板１１を上記と同様
に酸洗い等により清浄にし、その後これを金属め
つき液の一例たる銅めつき液に浸し、第７図に示
すように、銅導電ペースト４の表面に銅めつき層
５を積層状態で形成した第１層導電回路C1が形
成される。
３発明について説明すると、この場合には、銅箔
２をエツチング加工したプリント基板１を用いる
ことなく、ポリマ基板等の基板１１に、直接金属
めつき性の良好な銅導電ペースト４をスクリーン
印刷により塗布して、温度150℃にて30分間加熱
して硬化させ、この状態で基板１１を上記と同様
に酸洗い等により清浄にし、その後これを金属め
つき液の一例たる銅めつき液に浸し、第７図に示
すように、銅導電ペースト４の表面に銅めつき層
５を積層状態で形成した第１層導電回路C1が形
成される。
その後の工程は、第２発明と全く同様であるの
で詳細な説明は省略するが、第８図において、第
１層導電回路C1と第２層導電回路C2とを電気的
に接続する必要がある部分を残して基板１１に耐
めつきレジスト３を塗布し、次いで該耐めつきレ
ジストが塗布されないで残された第１層導電回路
C1の複数の部分を電気的に接続するように、し
かも第１層導電回路C1に金属めつき可能な金属
めつき用部を残して上記と同様な銅めつき性の良
好な銅導電ペースト４を塗布して加熱硬化させ、
この状態で基板１１を酸洗い等により清浄にして
後、該基板１１を銅めつき液に浸し、第１層導電
回路C1の金属めつき用部及び銅導電ペースト４
の表面に銅めつきを施して銅めつき層５を形成
し、該銅めつき層５と銅導電ペースト４とにより
第２層導電回路C2を形成し、基板１１の片面に、
電気的に接続された少なくとも２層の導電回路
C1，C2を形成し、基板１１の表面にオーバコー
ト６を印刷により塗布し、第８図に示すような２
層の回路C1，C2が片面に積層された基板１１が
完成する。
で詳細な説明は省略するが、第８図において、第
１層導電回路C1と第２層導電回路C2とを電気的
に接続する必要がある部分を残して基板１１に耐
めつきレジスト３を塗布し、次いで該耐めつきレ
ジストが塗布されないで残された第１層導電回路
C1の複数の部分を電気的に接続するように、し
かも第１層導電回路C1に金属めつき可能な金属
めつき用部を残して上記と同様な銅めつき性の良
好な銅導電ペースト４を塗布して加熱硬化させ、
この状態で基板１１を酸洗い等により清浄にして
後、該基板１１を銅めつき液に浸し、第１層導電
回路C1の金属めつき用部及び銅導電ペースト４
の表面に銅めつきを施して銅めつき層５を形成
し、該銅めつき層５と銅導電ペースト４とにより
第２層導電回路C2を形成し、基板１１の片面に、
電気的に接続された少なくとも２層の導電回路
C1，C2を形成し、基板１１の表面にオーバコー
ト６を印刷により塗布し、第８図に示すような２
層の回路C1，C2が片面に積層された基板１１が
完成する。
なお、上記実施例においては、いずれもスルホ
ールを用いない片面２層基板として説明したが、
本発明はスルホールを用いた両面２層基板につい
ても適用でき、また片面に積層できる導電回路は
２層に限定されるものではない。また金属めつき
は、銅めつきに限定されるものではなく、金めつ
き、銀めつき等でもよい。但し量産には最も安価
な銅めつきが好適であることはいうまでもない。
ールを用いない片面２層基板として説明したが、
本発明はスルホールを用いた両面２層基板につい
ても適用でき、また片面に積層できる導電回路は
２層に限定されるものではない。また金属めつき
は、銅めつきに限定されるものではなく、金めつ
き、銀めつき等でもよい。但し量産には最も安価
な銅めつきが好適であることはいうまでもない。
次に、本発明方法において用いる金属めつき性
の良好な銅導電ペースト４について詳細に説明す
る。銅粉入導電ペーストを実用化するためには、
その塗膜完成時の電気抵抗値が１×10-2〜１×
10-3Ω−cmとなることが必要であり、しかも湿度
に対する耐久性が大きく、高湿雰囲気中の経時変
化が小さく、かつ常温（20℃）を中心とする低温
及び高温における抵抗温度特性が、従来の銅導電
ペーストに匹敵するものでなければならない。
の良好な銅導電ペースト４について詳細に説明す
る。銅粉入導電ペーストを実用化するためには、
その塗膜完成時の電気抵抗値が１×10-2〜１×
10-3Ω−cmとなることが必要であり、しかも湿度
に対する耐久性が大きく、高湿雰囲気中の経時変
化が小さく、かつ常温（20℃）を中心とする低温
及び高温における抵抗温度特性が、従来の銅導電
ペーストに匹敵するものでなければならない。
単に銅粉末にフエノール樹脂を混合塗布し、こ
れを加熱乾燥させるだけでは、この加熱によつて
銅粉末が酸化して酸化銅となるため、１×103Ω
−cm乃至それ以上の電気抵抗値となつてしまう。
れを加熱乾燥させるだけでは、この加熱によつて
銅粉末が酸化して酸化銅となるため、１×103Ω
−cm乃至それ以上の電気抵抗値となつてしまう。
即ち一般的に導電ペーストの導電機構は、そこ
に含有される金属粉末の粒子の相互接触によつて
形成される導電経路によるものであるが、構成導
電粒子の表面は常に酸化物によつて覆われている
ので、それらの電気抵抗は酸化物によつて極めて
高い値になつて実用には供し得ないのが常識であ
る。但し銀のように表面酸化被覆が極めて少ない
貴金属については、酸化物の懸念がなく、酸化物
による電気抵抗の上昇は考えられなかつたが、銀
以外の例えば本発明の対象となる銅粉末その他の
賤金属の場合には、その粉末は空気中において、
瞬時に表面酸化被膜を生成することはよく知られ
ている。従つて第１に、導電ペースト中におい
て、銅粉末の粒子の接触抵抗を低減させることが
必要である。それには酸化物を導電被膜を形成す
る過程において除去して正常な金属原子面の接触
による導電経路を形成させる必要がある。そのた
めには、銅粉末の表面に存在する酸化物を何らか
の方法によつて除去しなければならない。第２
に、酸化物を除去された正常な面の銅粉末による
導電機構が完成した後に、加熱中又は使用中にそ
の銅粉末が外部からの酸素の影響によつて酸化し
て電気抵抗が再び上昇するのを防がなければなら
ない。
に含有される金属粉末の粒子の相互接触によつて
形成される導電経路によるものであるが、構成導
電粒子の表面は常に酸化物によつて覆われている
ので、それらの電気抵抗は酸化物によつて極めて
高い値になつて実用には供し得ないのが常識であ
る。但し銀のように表面酸化被覆が極めて少ない
貴金属については、酸化物の懸念がなく、酸化物
による電気抵抗の上昇は考えられなかつたが、銀
以外の例えば本発明の対象となる銅粉末その他の
賤金属の場合には、その粉末は空気中において、
瞬時に表面酸化被膜を生成することはよく知られ
ている。従つて第１に、導電ペースト中におい
て、銅粉末の粒子の接触抵抗を低減させることが
必要である。それには酸化物を導電被膜を形成す
る過程において除去して正常な金属原子面の接触
による導電経路を形成させる必要がある。そのた
めには、銅粉末の表面に存在する酸化物を何らか
の方法によつて除去しなければならない。第２
に、酸化物を除去された正常な面の銅粉末による
導電機構が完成した後に、加熱中又は使用中にそ
の銅粉末が外部からの酸素の影響によつて酸化し
て電気抵抗が再び上昇するのを防がなければなら
ない。
従つて、上記第１及び第２の要件を満足させ、
常温での保存中、加熱中及び使用中における銅粉
末の酸化をいかにして防止するかが銅粉入導電ペ
ースト実用化の鍵となるものである。即ち銅粉末
と樹脂からなるものに添加する特殊添加剤の選択
とその添加量がこの種材料の性能の成否に係る最
重要課題となる。
常温での保存中、加熱中及び使用中における銅粉
末の酸化をいかにして防止するかが銅粉入導電ペ
ースト実用化の鍵となるものである。即ち銅粉末
と樹脂からなるものに添加する特殊添加剤の選択
とその添加量がこの種材料の性能の成否に係る最
重要課題となる。
本願出願人においては、上記２つの要件を満足
させる理想的な添加剤を得るため多年にわたり多
くの実験研究を行つて来たが、遂にその添加剤と
その添加量を定めることに成功し、従来の銅箔や
銀導電ペーストに代えて実用に十分供し得る銅導
電ペーストの開発に成功した。前述のように、こ
れは(株)アサヒ化学研究所製銅粉入導電ペースト
ACP−020、ACP−030及びACP−007Pとして実
用化の段階で至らしめたものである。
させる理想的な添加剤を得るため多年にわたり多
くの実験研究を行つて来たが、遂にその添加剤と
その添加量を定めることに成功し、従来の銅箔や
銀導電ペーストに代えて実用に十分供し得る銅導
電ペーストの開発に成功した。前述のように、こ
れは(株)アサヒ化学研究所製銅粉入導電ペースト
ACP−020、ACP−030及びACP−007Pとして実
用化の段階で至らしめたものである。
添加剤としては、アントラセン（C14H10）及
びアントラセンカルボン酸（C14H9（COOH））が
特に優れている。次にアントラジン（C28H16N2）
も優れている。これに次いでアントラニル酸
（C6H4（NH2）（COOH））も有効である。その他
では安息香酸（C6H5・COOH）はアントラセン
よりも１ケタ大きい電気抵抗値１×10-2Ω−cmを
示しており、実用化は困難である。
びアントラセンカルボン酸（C14H9（COOH））が
特に優れている。次にアントラジン（C28H16N2）
も優れている。これに次いでアントラニル酸
（C6H4（NH2）（COOH））も有効である。その他
では安息香酸（C6H5・COOH）はアントラセン
よりも１ケタ大きい電気抵抗値１×10-2Ω−cmを
示しており、実用化は困難である。
本発明方法に用いる銅導電ペースト４は、銅粉
末70乃至85重量％とエポキシ系樹脂15乃至30重量
％とを混合し、これに上記したアントラセン、ア
ントラセンカルボン酸、アントラジン及びアント
ラニル酸から選ばれたいずれか１種のものを微量
（好ましくは0.23乃至1.6重量％、実用可能な添加
量としては0.2乃至５重量％）を添加剤として添
加して混合し、流動状のものとして作成するもの
である。
末70乃至85重量％とエポキシ系樹脂15乃至30重量
％とを混合し、これに上記したアントラセン、ア
ントラセンカルボン酸、アントラジン及びアント
ラニル酸から選ばれたいずれか１種のものを微量
（好ましくは0.23乃至1.6重量％、実用可能な添加
量としては0.2乃至５重量％）を添加剤として添
加して混合し、流動状のものとして作成するもの
である。
上記アントラセン等の添加剤は、加熱中に銅粉
末の表面に存在する酸化銅等の化合物を溶解さ
せ、併存する樹脂質に相溶可能な化合物となるの
で、導電性を増大させるだけでなく、樹脂質の水
分透過率及び酸素の透過率を低下させる作用があ
ることが判明した。即ちアントラセン等の添加剤
による銅粉末の酸化防止機構は、次のようであ
る。
末の表面に存在する酸化銅等の化合物を溶解さ
せ、併存する樹脂質に相溶可能な化合物となるの
で、導電性を増大させるだけでなく、樹脂質の水
分透過率及び酸素の透過率を低下させる作用があ
ることが判明した。即ちアントラセン等の添加剤
による銅粉末の酸化防止機構は、次のようであ
る。
例えば、アントラセンカルボン酸（C14H9
（COOH））については、以下の作用により良好
な導電ペースト膜が形成されるものと考えられ
る。即ちアントラセンカルボン酸は、銅粉末粒子
の表面に存在又は形成される酸化銅と次式により
反応し、アントラセンカルボン酸銅塩を生成す
る。
（COOH））については、以下の作用により良好
な導電ペースト膜が形成されるものと考えられ
る。即ちアントラセンカルボン酸は、銅粉末粒子
の表面に存在又は形成される酸化銅と次式により
反応し、アントラセンカルボン酸銅塩を生成す
る。
CuO＋2C14H9（COOH）
→（C14H9COO）2Cu＋H2O
そして併存する樹脂により大気と遮断されてい
る塗膜中で起こる上記化学反応により、銅粉末の
表面では酸化物が除去された清浄な金属表面が露
出し、これが相互に接触配列して導電性が良好
な、即ち電気抵抗の低い導電経路が形成される。
る塗膜中で起こる上記化学反応により、銅粉末の
表面では酸化物が除去された清浄な金属表面が露
出し、これが相互に接触配列して導電性が良好
な、即ち電気抵抗の低い導電経路が形成される。
他方、上記化学反応により生成されたアントラ
センカルボン酸銅塩は、併存するフエノール樹
脂、エポキシ樹脂、ポリエステル樹脂又はキシレ
ン樹脂と相溶して樹脂層中に均一に溶解分散し、
銅粒子の配列並びに樹脂の硬化反応等を伴う塗膜
の形成をいささかも阻害しない。またアントラセ
ン等の上記添加剤の銅化合物は、これが樹脂中に
適量混和したものは、むしろ樹脂の水分透過率及
び酸素の透過率を低下させ、耐湿性及び酸化性が
若干向上する効果が認められ、本発明の効果を一
層助長するものである。
センカルボン酸銅塩は、併存するフエノール樹
脂、エポキシ樹脂、ポリエステル樹脂又はキシレ
ン樹脂と相溶して樹脂層中に均一に溶解分散し、
銅粒子の配列並びに樹脂の硬化反応等を伴う塗膜
の形成をいささかも阻害しない。またアントラセ
ン等の上記添加剤の銅化合物は、これが樹脂中に
適量混和したものは、むしろ樹脂の水分透過率及
び酸素の透過率を低下させ、耐湿性及び酸化性が
若干向上する効果が認められ、本発明の効果を一
層助長するものである。
ここで当該添加剤の添加量が0.23乃至1.5重量
％の範囲において最も効果的であり、また実用的
には、0.2乃至５重量％の添加量でよいことが試
験の結果確認されており、アントラセン等の上記
添加剤の添加量を種々変えて、膜厚を40μｍとし
たとき、該添加剤の添加量が0.23乃至1.5重量％
においては、電気抵抗値は１×10-3Ω−cmでほぼ
一定であり、極めて良好な結果が得られ、また添
加量が0.2重量％で、電気抵抗値は1.3×10-3Ω−
cmとなり、また添加量５重量％では２×10-3Ω−
cmとなり、この範囲の添加量であれば実用可能で
あることがわかつた。しかし添加量が0.2重量％
よりも少なくなると電気抵抗値は急激に増大し、
0.1重量％では、電気抵抗値１×10-2Ω−cmとな
り、実用にならず、また添加量が５重量％を超え
た場合も電気抵抗は急激に増大し、添加量８重量
％となると、電気抵抗値は１×10-2Ω−cmとなつ
てしまい、実用にならないことがわかつた。
％の範囲において最も効果的であり、また実用的
には、0.2乃至５重量％の添加量でよいことが試
験の結果確認されており、アントラセン等の上記
添加剤の添加量を種々変えて、膜厚を40μｍとし
たとき、該添加剤の添加量が0.23乃至1.5重量％
においては、電気抵抗値は１×10-3Ω−cmでほぼ
一定であり、極めて良好な結果が得られ、また添
加量が0.2重量％で、電気抵抗値は1.3×10-3Ω−
cmとなり、また添加量５重量％では２×10-3Ω−
cmとなり、この範囲の添加量であれば実用可能で
あることがわかつた。しかし添加量が0.2重量％
よりも少なくなると電気抵抗値は急激に増大し、
0.1重量％では、電気抵抗値１×10-2Ω−cmとな
り、実用にならず、また添加量が５重量％を超え
た場合も電気抵抗は急激に増大し、添加量８重量
％となると、電気抵抗値は１×10-2Ω−cmとなつ
てしまい、実用にならないことがわかつた。
また以上の実験値は、アントラニル酸及びアン
トラジンについても同様に得られている。
トラジンについても同様に得られている。
上記添加量の臨界値が試験により確認された理
由としては、次の機構が考えられる。即ち、上記
アントラセンカルボン酸を用いた場合の作用機構
に示したように、当該添加剤が導電銅粉末粒子表
面に存在する酸化物等と化学的に反応してこれを
溶解除去する場合、当然添加剤と該酸化物との間
に化学量論が成立する。従つて、酸化物の比較的
少ない銅粉を用いた場合でも、空気中で銅粉を取
り扱う以上酸化を完全に防ぐことは不可能であ
る。最小量0.2重量％の添加剤を要する事実は、
最小限度の酸化物が存在していることを示すもの
である。また最大添加量が試験結果から５重量％
を限度としている事実は、添加剤が併存する樹脂
に相溶してその樹脂の特性に好ましくない影響を
与えない限度を示すものであつて、これ以上の添
加量は上記導電効果の助長に必要な添加量を上回
り、不必要であるばかりでなく、共存する樹脂の
特性を劣化させる恐れがある。
由としては、次の機構が考えられる。即ち、上記
アントラセンカルボン酸を用いた場合の作用機構
に示したように、当該添加剤が導電銅粉末粒子表
面に存在する酸化物等と化学的に反応してこれを
溶解除去する場合、当然添加剤と該酸化物との間
に化学量論が成立する。従つて、酸化物の比較的
少ない銅粉を用いた場合でも、空気中で銅粉を取
り扱う以上酸化を完全に防ぐことは不可能であ
る。最小量0.2重量％の添加剤を要する事実は、
最小限度の酸化物が存在していることを示すもの
である。また最大添加量が試験結果から５重量％
を限度としている事実は、添加剤が併存する樹脂
に相溶してその樹脂の特性に好ましくない影響を
与えない限度を示すものであつて、これ以上の添
加量は上記導電効果の助長に必要な添加量を上回
り、不必要であるばかりでなく、共存する樹脂の
特性を劣化させる恐れがある。
上記のように構成された銅導電ペーストによる
と、膜厚40μｍのプリント回路の場合、その電気
特性は、電気抵抗値で１×10-3Ω−cmという驚異
的な導電性を得ることができ、添加剤を全く用い
ない場合に比べ電気抵抗値は100万分の１とする
ことができる。しかも耐湿特性は、わずかに電気
抵抗値が増大するだけで、約504時間後に平衡状
態となり、それ以上の経時変化は認められず、実
用上全く問題がない。
と、膜厚40μｍのプリント回路の場合、その電気
特性は、電気抵抗値で１×10-3Ω−cmという驚異
的な導電性を得ることができ、添加剤を全く用い
ない場合に比べ電気抵抗値は100万分の１とする
ことができる。しかも耐湿特性は、わずかに電気
抵抗値が増大するだけで、約504時間後に平衡状
態となり、それ以上の経時変化は認められず、実
用上全く問題がない。
また抵抗温度特性については、常温以下につい
ては、電気抵抗変化率が銀導電ペーストの約1/2
と極めて優れており、常温を超える場合について
も銀導電ペーストと略同程度の効果が得られ、実
用上の温度である60℃位では、ほとんど遜色なく
使用できるものである。
ては、電気抵抗変化率が銀導電ペーストの約1/2
と極めて優れており、常温を超える場合について
も銀導電ペーストと略同程度の効果が得られ、実
用上の温度である60℃位では、ほとんど遜色なく
使用できるものである。
本発明において用いるACP−007Pなる銅導電
ペースト４は、上記したACP−030なる半田付性
の良好な銅導電ペーストを改良し、化学めつきに
おいて核となる銅粉末の粒子が該銅導電ペースト
４の表面に露出し易く、例えばめつき液から析出
した銅の微粒子が該核のまわりに付着し易くした
ものであり、キヤタリストによる活性化処理を行
わなくても基板の簡単な清浄化処理によつて銅の
化学めつきが行えるようにした銅導電ペーストで
ある。
ペースト４は、上記したACP−030なる半田付性
の良好な銅導電ペーストを改良し、化学めつきに
おいて核となる銅粉末の粒子が該銅導電ペースト
４の表面に露出し易く、例えばめつき液から析出
した銅の微粒子が該核のまわりに付着し易くした
ものであり、キヤタリストによる活性化処理を行
わなくても基板の簡単な清浄化処理によつて銅の
化学めつきが行えるようにした銅導電ペーストで
ある。
効 果
本発明は、上記のように構成されたものである
から、基板に形成された銅箔等からなる第１層導
電回路のうち第２層回路と電気的に接続する必要
がある部分にのみ上記新開発の金属めつき性の良
好な銅導電ペーストを塗布して加熱硬化させ、そ
の上に銅の化学めつき等の金属めつきを施し、該
銅導電ペーストの導電性を銅箔と同程度に向上さ
せて第２層導電回路となしたので、銅箔を用いた
プリント基板等の基板の片面に電気的に接続され
た少なくとも２層の導電回路を形成することがで
き、またこの結果従来の両面スルホール基板で達
成し得たと同等の回路密度のものであれば片面に
すべての回路を形成できるという効果があり、銅
箔の貼付及びエツチング加工の材料及び工数を1/
２に削減し得、また高価なNC装置によるスルホ
ールの穴あけ加工を不要とすることができ、プリ
ント基板における導電回路の形成工程を飛躍的に
簡略化し、また完成品としてのプリント基板のコ
ストを従来品の約1/2に低減することができると
いう画期的な効果が得られる。また従来品と同様
にスルホールを用いる場合には、片面に２層ず
つ、合計４層の導電回路構成として、プリント基
板の大きさを従来品の1/2に縮小できる効果があ
る。更には、金属めつき性の良好な上記銅導電ペ
ーストを使用するため、金属めつき前のキヤタリ
ストを用いての活性化処理を不要とし得、第２層
導電回路の形成を格段に容易化することができる
効果がある。
から、基板に形成された銅箔等からなる第１層導
電回路のうち第２層回路と電気的に接続する必要
がある部分にのみ上記新開発の金属めつき性の良
好な銅導電ペーストを塗布して加熱硬化させ、そ
の上に銅の化学めつき等の金属めつきを施し、該
銅導電ペーストの導電性を銅箔と同程度に向上さ
せて第２層導電回路となしたので、銅箔を用いた
プリント基板等の基板の片面に電気的に接続され
た少なくとも２層の導電回路を形成することがで
き、またこの結果従来の両面スルホール基板で達
成し得たと同等の回路密度のものであれば片面に
すべての回路を形成できるという効果があり、銅
箔の貼付及びエツチング加工の材料及び工数を1/
２に削減し得、また高価なNC装置によるスルホ
ールの穴あけ加工を不要とすることができ、プリ
ント基板における導電回路の形成工程を飛躍的に
簡略化し、また完成品としてのプリント基板のコ
ストを従来品の約1/2に低減することができると
いう画期的な効果が得られる。また従来品と同様
にスルホールを用いる場合には、片面に２層ず
つ、合計４層の導電回路構成として、プリント基
板の大きさを従来品の1/2に縮小できる効果があ
る。更には、金属めつき性の良好な上記銅導電ペ
ーストを使用するため、金属めつき前のキヤタリ
ストを用いての活性化処理を不要とし得、第２層
導電回路の形成を格段に容易化することができる
効果がある。
また第１層導電回路も銅箔のエツチングによら
ず、銅導電ペーストとその上に施される金属めつ
きとによつて構成し、第２層回路も同様に構成す
ることで、銅貼工程やエツチング工程を不要とす
ることもでき、材料費の工賃の大幅な低減を図る
ことができる効果がある。
ず、銅導電ペーストとその上に施される金属めつ
きとによつて構成し、第２層回路も同様に構成す
ることで、銅貼工程やエツチング工程を不要とす
ることもでき、材料費の工賃の大幅な低減を図る
ことができる効果がある。
第１図から第５図は第２発明（特定発明を含
む）の実施例に係り、第１図は銅箔をエツチング
加工して第１層導電回路が形成されたプリント基
板の縦断面図、第２図は第１図に示すものにめつ
きレジストが印刷塗布された状態を示すプリント
基板の縦断面図、第３図は第２図に示すものに銅
導電ペーストが印刷塗布された状態を示すプリン
ト基板の縦断面図、第４図は第３図に示すものに
銅の化学めつきが施された状態を示すプリント基
板の縦断面図、第５図は第４図に示すものにオー
バコートが印刷塗布された状態を示す完成品とし
てのプリント基板の縦断面図、第６図から第８図
は第３発明（特定発明を含む）の実施例に係り、
第６図は銅導電ペースト直接印刷塗布された状態
を示す基板の縦断面図、第７図は第６図に示すも
のに銅の化学めつきが施されて第１層導電回路が
形成された状態を示す基板の縦断面図、第８図は
第５図と同様に完成した状態を示す基板の縦断面
図である。 １は基板の一例たるプリント基板、２は銅箔、
２ａ，２ｂは第１層導電回路と第２層導電回路と
を電気的に接続する必要がある部分、２ｄ，２ｅ
は金属めつき用部、３は耐めつきレジスト、４は
銅導電ペースト、５は金属めつきの一例たる銅め
つき層、C1は第１層導電回路、C2は第２層導電
回路である。
む）の実施例に係り、第１図は銅箔をエツチング
加工して第１層導電回路が形成されたプリント基
板の縦断面図、第２図は第１図に示すものにめつ
きレジストが印刷塗布された状態を示すプリント
基板の縦断面図、第３図は第２図に示すものに銅
導電ペーストが印刷塗布された状態を示すプリン
ト基板の縦断面図、第４図は第３図に示すものに
銅の化学めつきが施された状態を示すプリント基
板の縦断面図、第５図は第４図に示すものにオー
バコートが印刷塗布された状態を示す完成品とし
てのプリント基板の縦断面図、第６図から第８図
は第３発明（特定発明を含む）の実施例に係り、
第６図は銅導電ペースト直接印刷塗布された状態
を示す基板の縦断面図、第７図は第６図に示すも
のに銅の化学めつきが施されて第１層導電回路が
形成された状態を示す基板の縦断面図、第８図は
第５図と同様に完成した状態を示す基板の縦断面
図である。 １は基板の一例たるプリント基板、２は銅箔、
２ａ，２ｂは第１層導電回路と第２層導電回路と
を電気的に接続する必要がある部分、２ｄ，２ｅ
は金属めつき用部、３は耐めつきレジスト、４は
銅導電ペースト、５は金属めつきの一例たる銅め
つき層、C1は第１層導電回路、C2は第２層導電
回路である。
Claims (1)
- 【特許請求の範囲】 １ 基板に金属めつきが可能な第１層導電回路を
形成し、該第１層導電回路と第２層導電回路とを
電気的に接続する必要がある部分を残して前記基
板に耐めつきレジストを塗布し、次いで該耐めつ
きレジストが塗布されないで残された前記第１層
導電回路の複数の部分を電気的に接続するよう
に、しかも該第１層導電回路に金属めつきが可能
な金属めつき用部を残して、銅粉末70乃至85重量
％とエポキシ系樹脂15乃至30重量％とを混合しこ
れにアントラセン、アントラセンカルボン酸、ア
ントラジン及びアントラニル酸から選ばれたいず
れか１種のものを0.2乃至５重量％添加剤として
添加してなる金属めつき性の良好な銅導電ペース
トを塗布して加熱硬化させ、この状態で前記基板
を清浄にして後、これを金属めつき液に浸し、前
記第１層導電回路の金属めつき用部及び前記銅導
電ペーストの表面に金属めつきを施し、該金属め
つきと前記銅導電ペーストとにより前記第２層導
電回路を形成し、前記基板の片面に電気的に接続
された少なくとも２層の導電回路を形成すること
を特徴とする基板に導電回路を形成する方法。 ２ 前記基板は、ポリマ基板であることを特徴と
する特許請求の範囲第１項に記載の基板に導電回
路を形成する方法。 ３ 前記金属めつきは、銅の化学めつきであるこ
とを特徴とする特許請求の範囲第１項に記載の基
板に導電回路を形成する方法。 ４ 基板に銅箔を貼つてエツチング加工を施し、
該基板上に残された銅箔によつて第１層導電回路
を形成し、該第１層導電回路と第２層導電回路と
を電気的に接続する必要がある部分を残して前記
基板に耐めつきレジストを塗布し、次いで該耐め
つきレジストが塗布されないで残された前記第１
層導電回路の複数の部分を電気的に接続するよう
に、しかも該第１層導電回路に金属めつきが可能
な金属めつき用部を残して、銅粉末70乃至85重量
％とエポキシ系樹脂15乃至30重量％とを混合しこ
れにアントラセン、アントラセンカルボン酸、ア
ントラジン及びアントラニル酸から選ばれたいず
れか１種のものを0.2乃至５重量％添加剤として
添加してなる金属めつき性の良好な銅導電ペース
トを塗布して加熱硬化させ、その状態で前記基板
を清浄にして後、これを金属めつき液に浸し、前
記第１層導電回路の金属めつき用部及び前記銅導
電ペーストの表面に金属めつきを施し、該金属め
つきと前記銅導電ペーストとにより前記第２層導
電回路を形成し、銅箔を用いたプリント基板の片
面に電気的に接続された少なくとも２層の導電回
路を形成することを特徴とする基板に導電回路を
形成する方法。 ５ 前記金属めつきは、銅の化学めつきであるこ
とを特徴とする特許請求の範囲第４項に記載の基
板に導電回路を形成する方法。 ６ 基板に、銅粉末70乃至85重量％とエポキシ系
樹脂15乃至30重量％とを混合しこれにアントラセ
ン、アントラセンカルボン酸、アントラジン及び
アントラニル酸から選ばれたいずれか１種のもの
を0.2乃至５重量％添加剤として添加してなる金
属めつき性の良好な銅導電ペーストを塗布して加
熱硬化させ、この状態で該基板を清浄にして後、
これを金属めつき液に浸し、前記銅導電ペースト
に金属めつきを施して第１層導電回路を形成し、
該第１層導電回路と第２層導電回路とを電気的に
接続する必要がある部分を残して前記基板に耐め
つきレジストを塗布し、次いで該耐めつきレジス
トが塗布されないで残された前記第１層導電回路
の複数の部分を電気的に接続するように、しかも
該第１層導電回路に金属めつきが可能な金属めつ
き用部を残して前記金属めつき性の良好な銅導電
ペーストを塗布して加熱硬化させ、この状態で前
記基板を清浄にして後、これを金属めつき液に浸
し、前記第１層導電回路の金属めつき用部及び前
記銅導電ペーストの表面に金属めつきを施し、該
金属めつきと前記銅導電ペーストとにより前記第
２層導電回路を形成し、前記基板の片面に電気的
に接続された少なくとも２層の導電回路を形成す
ることを特徴とする基板に導電回路を形成する方
法。 ７ 前記金属めつきは、銅の化学めつきであるこ
とを特徴とする特許請求の範囲第６項に記載の基
板に導電回路を形成する方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216041A JPS6276600A (ja) | 1985-09-29 | 1985-09-29 | 基板に導電回路を形成する方法 |
| US06/895,716 US4734156A (en) | 1985-09-29 | 1986-08-12 | Method for forming electrically conductive circuits on a base board |
| GB8620904A GB2181303B (en) | 1985-09-29 | 1986-08-29 | A method for forming electrically conductive circuits on a base board |
| DE19863631632 DE3631632A1 (de) | 1985-09-29 | 1986-09-17 | Verfahren zur schaffung elektrisch leitfaehiger schaltkreise auf einer grundplatte |
| FR8613498A FR2588146B1 (fr) | 1985-09-29 | 1986-09-26 | Procede pour former des circuits electriquement conducteurs sur une plaquette de base. |
| KR1019860008107A KR900001840B1 (ko) | 1985-09-29 | 1986-09-27 | 기판의 도전회로 형성방법 |
| NL8602455A NL8602455A (nl) | 1985-09-29 | 1986-09-29 | Werkwijze voor het vormen van gedrukte bedradingen op een basisplaat. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60216041A JPS6276600A (ja) | 1985-09-29 | 1985-09-29 | 基板に導電回路を形成する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6276600A JPS6276600A (ja) | 1987-04-08 |
| JPH0213477B2 true JPH0213477B2 (ja) | 1990-04-04 |
Family
ID=16682349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60216041A Granted JPS6276600A (ja) | 1985-09-29 | 1985-09-29 | 基板に導電回路を形成する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4734156A (ja) |
| JP (1) | JPS6276600A (ja) |
| KR (1) | KR900001840B1 (ja) |
| DE (1) | DE3631632A1 (ja) |
| FR (1) | FR2588146B1 (ja) |
| GB (1) | GB2181303B (ja) |
| NL (1) | NL8602455A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4837050A (en) * | 1986-09-30 | 1989-06-06 | Asahi Chemical Research Laboratory Co., Ltd. | Method for producing electrically conductive circuits on a base board |
| KR900005308B1 (ko) * | 1987-12-31 | 1990-07-27 | 정풍물산 주식회사 | 인쇄회로기판과 그의 제조방법 |
| JPH01214100A (ja) * | 1988-02-21 | 1989-08-28 | Asahi Chem Res Lab Ltd | 電磁波シールド回路及びその製造方法 |
| US5148355A (en) * | 1988-12-24 | 1992-09-15 | Technology Applications Company Limited | Method for making printed circuits |
| US4991285A (en) * | 1989-11-17 | 1991-02-12 | Rockwell International Corporation | Method of fabricating multi-layer board |
| US5072378A (en) * | 1989-12-18 | 1991-12-10 | Storage Technology Corporation | Direct access storage device with independently stored parity |
| DE4227085A1 (de) * | 1992-08-17 | 1994-02-24 | Bosch Gmbh Robert | Verfahren zur Herstellung fein strukturierter elektrisch leitfähiger Schichten |
| US5461202A (en) * | 1992-10-05 | 1995-10-24 | Matsushita Electric Industrial Co., Ltd. | Flexible wiring board and its fabrication method |
| US5336363A (en) * | 1993-09-24 | 1994-08-09 | Applied Materials, Inc. | Low temperature dry etch of copper |
| EP0744884A3 (en) * | 1995-05-23 | 1997-09-24 | Hitachi Chemical Co Ltd | Method of manufacturing a multilayer printed circuit board |
| US7012811B1 (en) | 2000-05-10 | 2006-03-14 | Micron Technology, Inc. | Method of tuning a multi-path circuit |
| JP7125547B2 (ja) * | 2018-12-29 | 2022-08-24 | 深南電路股▲ふん▼有限公司 | 多様に組み立て可能なプリント基板及びその製造方法 |
| CN114080088B (zh) * | 2020-08-10 | 2024-05-31 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1765037U (de) * | 1958-02-14 | 1958-04-17 | Max Grundig | Schaltungsplatte mit in der technik der gedruckten schaltungen aufgebrachten strombahnen. |
| FR2133155A5 (ja) * | 1971-04-09 | 1972-11-24 | Cii | |
| JPS4876059A (ja) * | 1972-01-14 | 1973-10-13 | ||
| JPS50932A (ja) * | 1973-05-04 | 1975-01-08 | ||
| JPS5210568A (en) * | 1974-12-28 | 1977-01-26 | Hideo Machida | Method of manufacturing multilayered printed wiring substrate |
| US4076575A (en) * | 1976-06-30 | 1978-02-28 | International Business Machines Corporation | Integrated fabrication method of forming connectors through insulative layers |
| US4420364A (en) * | 1976-11-02 | 1983-12-13 | Sharp Kabushiki Kaisha | High-insulation multi-layer device formed on a metal substrate |
| FR2402379A1 (fr) * | 1977-08-31 | 1979-03-30 | Cayrol Pierre Henri | Perfectionnements apportes aux circuits imprimes |
| DE2838982B2 (de) * | 1978-09-07 | 1980-09-18 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Verfahren zum Herstellen von Mehrebenen-Leiterplatten |
| JPS56103260A (en) * | 1980-01-22 | 1981-08-18 | Asahi Kagaku Kenkyusho:Kk | Conductive paint containing copper powder |
| JPS5797970U (ja) * | 1980-12-08 | 1982-06-16 | ||
| DE3280233D1 (de) * | 1981-09-11 | 1990-10-04 | Toshiba Kawasaki Kk | Verfahren zum herstellen eines substrats fuer multischichtschaltung. |
| JPS61185994A (ja) * | 1985-02-13 | 1986-08-19 | 信越化学工業株式会社 | 耐熱性フレキシブルプリント配線用基板およびその製造方法 |
| US4661372A (en) * | 1985-12-23 | 1987-04-28 | General Motors Corporation | UV-induced copper-catalyzed electroless deposition onto styrene-derivative polymer surface |
-
1985
- 1985-09-29 JP JP60216041A patent/JPS6276600A/ja active Granted
-
1986
- 1986-08-12 US US06/895,716 patent/US4734156A/en not_active Expired - Fee Related
- 1986-08-29 GB GB8620904A patent/GB2181303B/en not_active Expired
- 1986-09-17 DE DE19863631632 patent/DE3631632A1/de active Granted
- 1986-09-26 FR FR8613498A patent/FR2588146B1/fr not_active Expired - Fee Related
- 1986-09-27 KR KR1019860008107A patent/KR900001840B1/ko not_active Expired
- 1986-09-29 NL NL8602455A patent/NL8602455A/nl not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| NL8602455A (nl) | 1987-04-16 |
| KR900001840B1 (ko) | 1990-03-24 |
| GB2181303A (en) | 1987-04-15 |
| FR2588146A1 (fr) | 1987-04-03 |
| GB2181303B (en) | 1989-09-06 |
| DE3631632C2 (ja) | 1992-01-30 |
| KR870003679A (ko) | 1987-04-18 |
| US4734156A (en) | 1988-03-29 |
| FR2588146B1 (fr) | 1994-05-20 |
| GB8620904D0 (en) | 1986-10-08 |
| JPS6276600A (ja) | 1987-04-08 |
| DE3631632A1 (de) | 1987-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6136796B2 (ja) | ||
| JPH0213477B2 (ja) | ||
| JPS61159793A (ja) | 基板に導電回路を形成する方法 | |
| US4735676A (en) | Method for forming electric circuits on a base board | |
| CN108597730A (zh) | 片式电子组件及其制造方法 | |
| JP2009117340A (ja) | 導電性ペースト及びこれを用いた印刷回路基板 | |
| KR900003158B1 (ko) | 기판상의 전기회로 형성방법 | |
| KR19980081191A (ko) | 도전성 페이스트 및 그 제조방법과 그것을 이용한 프린트 배선기판 | |
| JPH0358196B2 (ja) | ||
| JPH11233906A (ja) | 回路板 | |
| JPH10340625A (ja) | 導電性ペーストおよびその製造方法およびそれを用いたプリント配線基板 | |
| JPH0237117B2 (ja) | Kibannidodenkairookeiseisuruhoho | |
| JPH0373503A (ja) | 回路形成方法 | |
| JPS6387795A (ja) | 基板に導電回路を形成する方法 | |
| KR930000639B1 (ko) | 고밀도 다층 인쇄회로기판의 제조방법 | |
| JP2673825B2 (ja) | 多層回路基板の製造方法 | |
| JPH0426560B2 (ja) | ||
| JPS59106175A (ja) | スイツチ用回路板の製造方法 | |
| JPS6035386B2 (ja) | Ｎｉ粉末を用いた導電塗料 | |
| JPS62163387A (ja) | 基板に蓄電回路を形成する方法 | |
| JPH0350405B2 (ja) | ||
| JPS6387797A (ja) | 基板に導電回路を形成する方法 | |
| JPH0213957B2 (ja) | ||
| JPS62247586A (ja) | プリント基板の製造方法 | |
| JPS6387796A (ja) | 基板に導電回路を形成する方法 |