JPH02135554A

JPH02135554A - メモリアクセス制御装置

Info

Publication number: JPH02135554A
Application number: JP63287668A
Authority: JP
Inventors: Shiyouichirou Yoshioka; 吉岡　正壱郎; Toshiyuki Kinoshita; 俊之木下
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-11-16
Filing date: 1988-11-16
Publication date: 1990-05-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は計算機システムにおけるメモリアクセス保護機
構に係り、特に、自系のメモリの他に、他系のメモリも
参照可能なマルチプロセッサシステムにおいて、他系の
メモリを不当に参照、破壊すること、及び自系のメモリ
が不当に参照、破壊されることを防ぐのに好適なメモリ
アクセス保護機構に関する。

〔従来の技術〕

従来、Ｍシリーズ処理装置においては、次のようなメモ
リ保護方式が実施されてきた。これらの詳細は、日立マ
ニュアル「Ｍシリーズ処理装置」に詳しく述べられてお
り、以下に述べる理由により、ここでは詳しく述べるこ
とはしない。

（１）主記憶キーによる保護（２）低位アドレス記憶領域の保護（３）仮想記憶方式にて運用している場合には、仮想空
間を分けることによる保護従来、Ｍシリーズ処理装置においては、マルチプロセッ
サの構成方法としては、一つのメモリを複数の命令処理
装置で共用する従来の密結合マルチプロセッサシステム
（ＴＣＭＰ）、及び、独立したメモリ系を持つ複数のシ
ステムをチャネル。

回線等を介して接続する疎結合マルチプロセッサシステ
ム（ＬＣＭＰ）があった０本発明の前提としているよう
なマルチプロセッサシステムは、この疎結合マルチプロ
セッサシステムに相当するが、接続されているメモリ系
の異なる他系のメモリはアクセス可能ではなかった。従
って、上記のメモリ保護方式はすべて自系のメモリに対
するものであり、本発明の前提となるような他系のメモ
リもアクセス可能なマルチプロセッサおける保護方式一
方、密結合マルチプロセッサシステムでは、密結合状態
にあるそれぞれの命令処理装置が固有に利用する固定領
域（ＰＳＡ）があり、それらは４ｋＢの大きさを持ち、
それぞれのプロセッサからみてその先頭アドレスが０番
地となるように、それぞれのプロセッサごとに持つプリ
フィックスレジスタと呼ばれるレジスタによって、動的
にアドレス変換がなされている（プリフィックス変換：
詳細は（株）日立製作所発行のマニュアル「Ｍシリーズ
処理装置」を参照）、この形態は、本発明の前提とする
ようなマルチプロセッサシステムにおいて、自系のメモ
リをＯ番地から配し、他系のメモリを自系のメモリより
大きなアドレス値でアクセスするような場合に非常によ
く似ているが。

このプリフィックス変換事態はメモリ保護を行う事が目
的ではない。

〔発明が解決しようとするｉｌｌ！Ｉり従来技術におけ
るメモリ保護方式を本発明の前提となるマルチプロセッ
サシステムにそのまま適用すると１次のような結果とな
る。

（１）主記憶キーによる保護従来技術では、キーの種類は８種類であり、自系におけ
るキーの値と同じ値を持ったキーが他系で別の処理（ジ
ョブ）に割当てられている可能性はきわめて高く、その
場合には有効なメモリ保護が行えない、さらに、キー０
はすべての領域のアクセスが可能なキーであるため、主
にキーＯで走行するオペレーティングシステムは、自系
他系を問わずすべての記憶領域を自由にアクセス可能と
なり、自系他系間での有効なメモリ保護が行火なＬ’５（２）低位アドレス記憶領域の保護この方式の本来の目的は、自系メモリの下位アドレス部
分をシステム制御用の領域として使用するために、その
領域の保護を行うことにあり、自系他系間でのメモリ保
護を行うための手段ではない。

（３）仮想記憶方式にて運用している場合には、仮想空
間を分けることによる保護自系他系を問わず、異なった仮想記憶上で走行している
処理間での記憶保護を行うための手段であり、自系他系
間でのメモリ保護を行うための手段ではない。従って、
仮想記憶と実記憶との割当てを制御しているオペレーテ
ィングシステムの処理に対しては、自系他系間のメモリ
アクセスに対して何らの保護も行えない。

また、先に述べた密結合マルチプロセッサシステムにお
けるプリフィックス変換機構に関しては、この変換方式
だけでは自系他系間でのメモリ保護を行うことはできな
い。

〔課題を解決するための手段〕

本発明では上記問題点を解決するため、次のような手段
を設ける。

（１）自システムに属するメモリアドレスの上限値を保
持する手段（２）命令処理装置のメモリへのアクセスが、自シシス
テムに属するメモリへのアクセスか他システに属するメ
モリへのアクセスかという状態を保持し、自システムの
命令処理装置の発行する命令によって、当該状態を変更
する手段〔作用〕自システムに属するメモリアドレスの上限値を保持する
レジスタには、本発明には述べない方法により、あらか
じめ自システムのメモリの上限アドレスが設定されてい
る。

プログラムは、他系のメモリのアクセスが必要になると
、新規に定める他系アクセス制御命令（ＭＥＭ命令）を
発行し、他系メモリアクセスを行うことを宣言する。こ
の命令により、メモリアクセス制御装置は、ＭＥＭ命令
を発行した命令処理装置のメモリアクセスモードを拡張
アクセスモードと児なし、その状態を本発明で設けた状
態保持手段に設定する。拡張アクセスモードとなった命
令処理装置は、その発行する命令のオペランドアドレス
として、他系のメモリをアクセスすることができる。し
かし、拡張アクセスモードではオペランドアドレスとし
て、自系のメモリのアクセスは許されない。

プログラムは他系のメモリのアクセスを終了すると、再
度パラメータを変更したＭＥＭ命令を発行し、自身の走
行する命令処理装置のメモリアクセスモードを通常のア
クセスモードに変更する。

この命令により、メモリアクセス制御装置は、ＭＥＭ命
令を再度発行した命令処理装置のアクセスモードを通常
アクセスモードと見なし、その状態を本発明で設けた状
態保持手段に設定する。当然通常アクセスモードでは、
他系のメモリのアクセスを行うことはできない。

以上のアクセスの可否を第２図に表にして示す。

第２図において、０はアクセス可能、Ｘはアクセス不可
能な事を示す。

〔実施例〕

以下、図面を用いて本発明の一実施例を説明する。

第１図は本発明の前提となるマルチプロセッサシステム
の全体概略と、本発明で述べるメモリアクセス制御装置
の概要を示す説明である０図において、ｌｌａ、ｂはそ
れぞれＡ系、Ｂ系の命令処理装置、１２ａ、ｂはそれぞ
れＡ系、Ｂ系のメモリアクセス制御装置、１３ａ、ｂは
それぞれＡ系。

Ｂ系のメモリ、１４ａ、ｂはバス、１５ａ、ｂはバス拡
張装置、１６ａ、ｂはそれぞれＡ系、Ｂ系のメモリの上
限値を保持するレジスタ、１７ａ。

ｂは命令処理袋［１１ａ、ｂのメモリアクセスモードを
保持するレジスタである。命令処理装置１１ａ、ｂは通
常、それぞれバス１４ａ、ｂを経由してモリ１３ａ、ｂ
をアクセスし、処理を行っているが、他系のメモリ１３
ｂ、ａをアクセスする必要が生じると、ＭＥＭ命令を発
行してメモリアクセス制御装置１２ａ、ｂ内のメモリア
クセスモード保持レジスタ１７ａ、ｂの値を変更し、自
身のメモリアクセスモードを変更する。そして、バス１
４ａ、ｂ、バス拡張装置１５ａ、ｂを経由して他系のメ
モリ１３ｂ、ａをアクセスする。他系のメモリへのアク
セスが終了すると、再びＭＥＭ命令を発行してメモリア
クセスモードを切り換える。

第３図は、Ａ系からみた本マルチプロセッサシテムのメ
モリ全体３１の状態（見え方）を示した図である。Ａ系
からみると、自身のメモリ３３がアドレスの低位にあり
、他系であるＢ系のメモリ３４が高位にある。さらにＡ
系のメモリの大きさをａとすると、Ｂ系のメモリの開始
番地はａとなり、Ｂ系のメモリの大きさがｂであると、
システム全体のメモリの最大アドレスはａ十すとなる。

この例の場合では、第１図１６ａの上限アドレス保持レ
ジスタには、ａという値が設定される。

第４図は本発明で述べるメモリアクセス制御装置の構成
を示した図である。図において、４１はメモリ上限値保
持レジスタ、４２は命令処理装置のオペランドアドレス
である。簡単のために、ここでは、メモリアクセスはす
べて実アドレスで行われることとする。４３は上記二つ
のアドレスを比較するための比較器、４４はメモリアク
セスモードを保持するレジスタ、４５．４６はＡＮＤ回
路、４７はＯＲ回路である。信号線Ｌ４１で連絡された
命令処理装置のオペランドアドレスはまず自系メモリの
上限アドレスと比較される。比較の結果、アクセスが自
系メモリであると、信号線Ｌ４２は０、Ｌ４３は１とな
る。また、アクセスが他系メモリであると、Ｌ４２が１
．Ｌ４３は０となる。さらに、メモリアクセス時の命令
処理装置のメモリアクセスモードはレジスタ４４に保持
されており、その値は、Ｌ４４を通じて連絡され、通常
アクセスモードのときはＯ１拡張アクセスモードのとき
は１である。以上の結果１通常アクセスモードで自系メ
モリアクセスのときは信号Ｌ４６が、また拡張アクセス
モードで他系メモリアクセスのときは信号線Ｌ４５が１
となり、信号線Ｌ４７を介して命令処理装置からりメモ
リアクセスリクエスト（信号線Ｌ４８）を有効にする。

他の組合せの場合には、信号線Ｌ４７はＯとなり、メモ
リアクセスリクエストは無効となる。

メモリアクセスモード保持レジスタ４４は。

ＭＥＭ命令にによって信号線Ｌ４９を介して設定される
。第５図にＭＥＭＥ命令の一例を示す６図において、５
２は命令コード、５３は状態の指定を行うためのパラメ
ータフィールドである。状態の指定のためには、最下位
の１ビツトの値を使用し、その値がＬＳＩを経由してア
クセスモード保持レジスタ４４に設定される。

〔発明の効果〕

以上の装置、及びその動作により、従来の技術によって
は不可能であった自系メモリ他系メモリ間のメモリアク
セス保護、即ち、通常は自系メモリのアクセスのみを許
可し、命令処理装置が他系メモリをアクセスすると宣言
した場合のみ他系メモリのアクセスを許可し、さらに他
系メモリアクセスを許可するモードにおいては、自系メ
モリのアクセスを許可しない自系他系メモリアクセス保
護が可能となる。

【図面の簡単な説明】第１図はマルチプロセッサシステム及び本発明の概略を
示した説明図、第２図はメモリアクセスモードとアクセ
スの可否の表、第３図はＡ系からみたメモリ全体の様子
を示した概念図、第４図はメモリアクセス制御装置の構
成図、第５図はＭＥＩ１１命令の仕様例である。１１ａ、ｂ・・・命令処理装置、１２ａ、ｂ・・・メモ
リアクセス制御装置、１３ａ、ｂ・・・メモリ、１６ａ
。ｂ、４１・・・メモリ上限値保持レジスタ、１７ａ。ｂ、４４・・・メモリアクセスモード保持レジスタ。４２・・・オペランドアドレスレジスタ、４３・・・比
較器、５１・・・ＭＥＭ命令。第　１Ｉ２１￥　３　目鳩　２　図

Claims

【特許請求の範囲】１、自システムに属し、主に使用するメモリの他に、結
合された他システムに属するメモリをもアクセス可能な
マルチプロセッサシステムにおいて、自システムに属す
るメモリアドレスの上限値を保持する手段と、命令処理
装置のメモリへのアクセスが、自システムに属するメモ
リへのアクセスか他システムに属するメモリへのアクセ
スかの区別を保持する手段とを具備することを特徴とす
るメモリアクセス制御装置。２、命令処理装置のメモリへのアクセスが、自システム
に属するメモリへのアクセスか他システムに属するメモ
リへのアクセスかの区別を保持し　自システムの命令処
理装置の発行する命令によつて、当該状態を変更する手
段を具備することを特徴とする特許請求の範囲第１項に
記載のメモリアクセス制御装置。