JPH0276043A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0276043A JPH0276043A JP63229022A JP22902288A JPH0276043A JP H0276043 A JPH0276043 A JP H0276043A JP 63229022 A JP63229022 A JP 63229022A JP 22902288 A JP22902288 A JP 22902288A JP H0276043 A JPH0276043 A JP H0276043A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- page
- cpu
- register
- extended
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/0623—Address space extension for memory modules
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Storage Device Security (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、拡張メモリ方式の一つであるＬＩＭ方式の
拡張メモリ装置を含む情報処理装置に関する。
拡張メモリ装置を含む情報処理装置に関する。
（従来の技術）
近年、パーソナルコンピュータのメモリ容量は増加する
傾向にあり、様々な形態のメモリ拡張方式が提案されて
いる。拡張メモリ方式の一つであるＬＩＭ方式は、ＣＰ
Ｕのメモリアドレス空間の一部を窓（ウィンドウ）とし
、このウィンドウを通して、拡張メモリをアクセスする
方式である。
傾向にあり、様々な形態のメモリ拡張方式が提案されて
いる。拡張メモリ方式の一つであるＬＩＭ方式は、ＣＰ
Ｕのメモリアドレス空間の一部を窓（ウィンドウ）とし
、このウィンドウを通して、拡張メモリをアクセスする
方式である。
ＬＩＭとは、米国Ｌｏｔｕｓ／ Ｉｎｔｅｌ／Ｍｉｃｒ
ｏｓｏｆｔの３社が共同で開発した仕様であり、米国Ｉ
ｎｔｅ１社のＡｂｏｖｅ ボー“ドが、Ｅ Ｍ Ｓ
（Ｅｘｐａｎｄｅｄ Ｍｅｇ＋ｏｒｙ ５ｐｅｃ１ｆ１
ｃａｔｉｏｎ ）ハードウェアとして知られている。
ｏｓｏｆｔの３社が共同で開発した仕様であり、米国Ｉ
ｎｔｅ１社のＡｂｏｖｅ ボー“ドが、Ｅ Ｍ Ｓ
（Ｅｘｐａｎｄｅｄ Ｍｅｇ＋ｏｒｙ ５ｐｅｃ１ｆ１
ｃａｔｉｏｎ ）ハードウェアとして知られている。
メモリの関係の一例を第３図に示す。拡張メモリのウィ
ンドウは、１６にバイト単位で４つ連続している。１６
にバイトの窓を物理ページ、４つの物理ページを合せて
ページフレームという。
ンドウは、１６にバイト単位で４つ連続している。１６
にバイトの窓を物理ページ、４つの物理ページを合せて
ページフレームという。
また、各物理ページからアクセスされる拡張メモリも１
６にバイト単位であり、論理ページと呼び、最大５１２
個あり、合計容量は、１６にバイトス５１２−８Ｍバイ
トとなる。物理ページと論理ページとの対応は、ＣＰＵ
によりＩ１０ボートアドレスに割り付けられたページ制
御レジスタと呼ばれるＩ１０ボートの内容を変更するこ
とにより行われ、ＣＰＵは最大８Ｍバイトのメモリをア
クセスできる。また、各拡張メモリには、セット番号が
付いていて、それぞれページ制御レジスタの１１０ボー
トアドレスに対応している。ページ制御レジスタは１セ
ツトにつき４個あり、２Ｍバイトの拡張メモリを使用す
ることが可能である。
６にバイト単位であり、論理ページと呼び、最大５１２
個あり、合計容量は、１６にバイトス５１２−８Ｍバイ
トとなる。物理ページと論理ページとの対応は、ＣＰＵ
によりＩ１０ボートアドレスに割り付けられたページ制
御レジスタと呼ばれるＩ１０ボートの内容を変更するこ
とにより行われ、ＣＰＵは最大８Ｍバイトのメモリをア
クセスできる。また、各拡張メモリには、セット番号が
付いていて、それぞれページ制御レジスタの１１０ボー
トアドレスに対応している。ページ制御レジスタは１セ
ツトにつき４個あり、２Ｍバイトの拡張メモリを使用す
ることが可能である。
（発明が解決しようとする問題点）
ところで、従来のパーソナルコンピュータでは、標準の
内蔵メモリとして例えば２Ｍバイトしか持たないにもか
かわらず、内蔵拡張メモリとして４セツト（最大８Ｍバ
イト）分のページ制御レジスタを有するものがある。こ
のようなパーソナルコンピュータでは、メモリ拡張のた
めにオプションとして市販のＥＭＳハードウェアを接続
することがある。この場合、ＣＰＵは内蔵の拡張メモリ
に加え更にオプションの拡張メモリをアクセスすること
ができる。ところが上記の場合、ＣＰＵは内蔵拡張メモ
リ４セツト＋オプシヨン拡張メモリの容量をアクセス可
能であるにもかかわらず、拡張メモリの制御ソフトウェ
アは内蔵拡張メモリ４セット分しかサポートできない。
内蔵メモリとして例えば２Ｍバイトしか持たないにもか
かわらず、内蔵拡張メモリとして４セツト（最大８Ｍバ
イト）分のページ制御レジスタを有するものがある。こ
のようなパーソナルコンピュータでは、メモリ拡張のた
めにオプションとして市販のＥＭＳハードウェアを接続
することがある。この場合、ＣＰＵは内蔵の拡張メモリ
に加え更にオプションの拡張メモリをアクセスすること
ができる。ところが上記の場合、ＣＰＵは内蔵拡張メモ
リ４セツト＋オプシヨン拡張メモリの容量をアクセス可
能であるにもかかわらず、拡張メモリの制御ソフトウェ
アは内蔵拡張メモリ４セット分しかサポートできない。
また、標準として内蔵される拡張メモリのＩ１０ボート
アドレスと、オプションとして接続したＥＭＳハードウ
ェアのメモリのＩ１０ボートアドレスとが一致する部分
がある。拡張メモリを使用するプログラムを実行する場
合、同−Ｉ１０ポートアドレスに重複してデータが存在
してしまうことから、プログラムが暴走するという不具
合があった。
アドレスと、オプションとして接続したＥＭＳハードウ
ェアのメモリのＩ１０ボートアドレスとが一致する部分
がある。拡張メモリを使用するプログラムを実行する場
合、同−Ｉ１０ポートアドレスに重複してデータが存在
してしまうことから、プログラムが暴走するという不具
合があった。
この発明は、システムのメモリ拡張の際、オプションと
して拡張メモリを接続してもプログラムが正常に動作す
る情報処理装置を提供し、システムの信頼性を向上させ
ることを目的とする。
して拡張メモリを接続してもプログラムが正常に動作す
る情報処理装置を提供し、システムの信頼性を向上させ
ることを目的とする。
［発明の構成］
（問題を解決するための手段のその作用）この発明は、
ＣＰＵがアドレス空間の一部をウィンドウ定義し、この
ウィンドウ空間を介して拡張メモリをアクセスする情報
処理装置において、オプションとして拡張メモリを接続
した場合に、標準として内蔵される拡張メモリとオプシ
ョンとして接続される拡張メモリとでＩ１０ボートアド
レスが重複する部分がででくる。この重複したＩ１０ア
ドレスに対応する標準として内蔵される拡張／モリ部分
をＣＰＵがアクセスできないようにするものである。
ＣＰＵがアドレス空間の一部をウィンドウ定義し、この
ウィンドウ空間を介して拡張メモリをアクセスする情報
処理装置において、オプションとして拡張メモリを接続
した場合に、標準として内蔵される拡張メモリとオプシ
ョンとして接続される拡張メモリとでＩ１０ボートアド
レスが重複する部分がででくる。この重複したＩ１０ア
ドレスに対応する標準として内蔵される拡張／モリ部分
をＣＰＵがアクセスできないようにするものである。
このために、この発明の情報処理装置は、セット毎にＣ
ＰＵによってアクセスされるメモリブロックのページ番
号が設定される、システムが標準で内蔵するページレジ
スタと、セット毎にｃＰＵによってアクセスされるメモ
リブロックのページ番号が設定されるオプションのペー
ジレジスタと、システムの初期化時、システムに接続さ
れるメモリの容量を調べ、この結果に基づき固有に割り
付けられた入出力ボートを制御して、標準として持つペ
ージレジスタのＣＰＵによるアクセスを禁止するプログ
ラムが格納されるプログラムメモリとを有する。
ＰＵによってアクセスされるメモリブロックのページ番
号が設定される、システムが標準で内蔵するページレジ
スタと、セット毎にｃＰＵによってアクセスされるメモ
リブロックのページ番号が設定されるオプションのペー
ジレジスタと、システムの初期化時、システムに接続さ
れるメモリの容量を調べ、この結果に基づき固有に割り
付けられた入出力ボートを制御して、標準として持つペ
ージレジスタのＣＰＵによるアクセスを禁止するプログ
ラムが格納されるプログラムメモリとを有する。
（実施例）
以下、この発明の一実施例を図面を参照して説明する。
第１図はこの発明の一実施例を示すシステム・ブロック
図である。図において、１１ｏはＣＰＵであり、１２０
はシステム・バスである。メモリ・システム１３０はペ
ージ制御レジスタ（Ｐ−１？ＥＣ） １３１とメモリ制
御回路（ＭＣ） １３２とメモリ・チップ１３３とで構
成され、システム・バス１２０を介してＣＰ Ｕ １１
０に接続される。このシステムには、オプション拡張メ
モリが接続される（図示しない）。このオプション拡張
メモリはシステム・メモリ１３０と同様にページ制御レ
ジスタを有している。システムに内蔵された標準のペー
ジ制御レジスタ１３１は４セツト（８Ｍバイト）分あり
、これに対応するＩ１０ボートアドレスが存在している
。具体的にメモリ・システム１３０はシステムに内蔵さ
れた拡張メモリとして、セット０２１０゜セット１２２
０． セット５２３０． セット６２４０が接続さ
れている。この拡張メモリ２１０ 、２２０ 。
図である。図において、１１ｏはＣＰＵであり、１２０
はシステム・バスである。メモリ・システム１３０はペ
ージ制御レジスタ（Ｐ−１？ＥＣ） １３１とメモリ制
御回路（ＭＣ） １３２とメモリ・チップ１３３とで構
成され、システム・バス１２０を介してＣＰ Ｕ １１
０に接続される。このシステムには、オプション拡張メ
モリが接続される（図示しない）。このオプション拡張
メモリはシステム・メモリ１３０と同様にページ制御レ
ジスタを有している。システムに内蔵された標準のペー
ジ制御レジスタ１３１は４セツト（８Ｍバイト）分あり
、これに対応するＩ１０ボートアドレスが存在している
。具体的にメモリ・システム１３０はシステムに内蔵さ
れた拡張メモリとして、セット０２１０゜セット１２２
０． セット５２３０． セット６２４０が接続さ
れている。この拡張メモリ２１０ 、２２０ 。
２３０ 、２４０はそれぞれページ制御レジスタ２１１
゜２２１ 、２３１ 、２４１と、メモリ制御回路２１
２ 、２２２ 。
゜２２１ 、２３１ 、２４１と、メモリ制御回路２１
２ 、２２２ 。
２３２ 、２４２と、メモリ・チップ２１３ 、２２３
、２３３ 。
、２３３ 。
２４３とで構成される。メモリ・システム１３０とＣＰ
Ｕｌｌ０の間には、拡張メモリ設定レジスタ２００が設
けられている。ページ制御レジスタ２２１ 、２２１
、２３１ 、２４１は拡張メモリ設定レジスタ２００に
よって有効（イネーブル）または無効（ディセーブル）
に設定される。ここで無効に設定されたページ制御レジ
スタはＣＰＵからアクセスが禁止される。Ｉ１０ポート
アドレスが重複する場合は、オプションとして接続され
た拡張メモリが有効に設定される。
Ｕｌｌ０の間には、拡張メモリ設定レジスタ２００が設
けられている。ページ制御レジスタ２２１ 、２２１
、２３１ 、２４１は拡張メモリ設定レジスタ２００に
よって有効（イネーブル）または無効（ディセーブル）
に設定される。ここで無効に設定されたページ制御レジ
スタはＣＰＵからアクセスが禁止される。Ｉ１０ポート
アドレスが重複する場合は、オプションとして接続され
た拡張メモリが有効に設定される。
つぎにこの実施例の動作について説明する。
第２図は、システムの初期化時における内蔵された拡張
メモリの有効または無効を設定する方法を示すフローチ
ャートである。まず、スイッチ・オンされると、システ
ムにおける内臓メモリの容量をカウントする。つぎにセ
ットアツプで設定された拡張メモリの容量が調べられる
。このメモリチエツクの結果、容量に応じて、拡張メモ
リ設定レジスタ２００を以下に示す状態に制御する。
メモリの有効または無効を設定する方法を示すフローチ
ャートである。まず、スイッチ・オンされると、システ
ムにおける内臓メモリの容量をカウントする。つぎにセ
ットアツプで設定された拡張メモリの容量が調べられる
。このメモリチエツクの結果、容量に応じて、拡張メモ
リ設定レジスタ２００を以下に示す状態に制御する。
１）内臓メモリが２Ｍバイトの場合
■拡張メモリ容量−〇 の時、
セット０，１，５．６のページレジス
タすべてをディセーブルする。
この状態では、どのメモリも拡張メモ
リとして使用できない。
■拡張メモリ容量〉０ の時、
セット０のページレジスタをイネーブ
ル、
セット１，５．６のページレジスタを
ディセーブルする。
この状態では、０〜２Ｍバイトのメモ
リを拡張メモリとして使用することが
できる。
２）内臓メモリが４Ｍバイトの場合
■拡張メモリ容量−〇 の時、上記１）−■と同じ。
■拡張メモリ容量〈〜３８４にバイトの時、上記１）−
■と同じ。
■と同じ。
■拡張メモリ容ｆｆｉ＞３８４にバイトの時、セット０
．１のページレジスタをイネ ーブル、 セット５．６のページレジスタをディ セーブルする。
．１のページレジスタをイネ ーブル、 セット５．６のページレジスタをディ セーブルする。
この状態では、０〜４Ｍバイトのメモ
リを拡張メモリとして使用することが
できる。
３）内臓メモリが６Ｍバイトの場合
■拡張メモリ容量−〇 の時、上記１）−■と同じ。
■拡張メモリ容量≦３８４にバイトの時、上記１）−■
と同じ。
と同じ。
■拡張メモリ容量≦２Ｍ＋３８４にバイトの時、
セット０．５のページレジスタをイネ
ーブル、
セット１，６のページレジスタをディ
セーブルする。
この状態では、０〜２Ｍバイト、４〜
６Ｍバイトのメモリを拡張メモリとし
て使用することができる。
■拡張メモリ容量＞２Ｍ＋３８４にバイトの時
セット０，１．５のページレジスタを
イネーブル、
セット６のページレジスタをディセー
ブルする。
この状態では、０〜６Ｍバイトのメモ
リを拡張メモリとして使用することが
できる。
４）内臓メモリが８Ｍバイト以上の場合■拡張メモリ容
量−〇 の時、上記１）−■と同じ。
量−〇 の時、上記１）−■と同じ。
■拡張メモリ容量≦３８４にバイトの時、上記１）−■
と同じ ■拡張メモリ容量≦２Ｍ＋３８４にバイトの時、 セット０．６のページレジスタをイネ ーブル、 セット１，５のページレジスタをディ セーブルする。
と同じ ■拡張メモリ容量≦２Ｍ＋３８４にバイトの時、 セット０．６のページレジスタをイネ ーブル、 セット１，５のページレジスタをディ セーブルする。
この状態では、０〜２Ｍバイト、６〜
８Ｍバイトのメモリを拡張メモリとし
て使用することができる。
■拡張メモリ容量≦４Ｍ＋３８４にバイトの時、
セット０．５”、６のページレジスタ
をイネーブル、
セット１のページレジスタをディセー
ブルする。
この状態では、０〜２Ｍバイト、４〜
８Ｍバイトのメモリを拡張メモリとし
て使用することができる。
■拡張メモリ容量＞４Ｍ＋３８４にバ
イトの時、
セット０，１，５．６のページレジス
タをイネーブルする。
この状態では、０〜８Ｍバイトのメモ
リを拡張メモリとして使用することが
できる。
以上のようにして、システムの初期化時、システムに接
続されるオプションメモリの容量をチエツクし、この結
果に基づいてセット毎固有に設けられたページ制御レジ
スタの制御により、標準の拡張メモリのページ制御レジ
スタをＣＰＵからアクセスできないようにする。これに
より、標準とオプションの拡張メモリとでＩ１０ボート
アドレスが重複することを防ぐ事ができ、拡張メモリを
有効に使用することができる。
続されるオプションメモリの容量をチエツクし、この結
果に基づいてセット毎固有に設けられたページ制御レジ
スタの制御により、標準の拡張メモリのページ制御レジ
スタをＣＰＵからアクセスできないようにする。これに
より、標準とオプションの拡張メモリとでＩ１０ボート
アドレスが重複することを防ぐ事ができ、拡張メモリを
有効に使用することができる。
［発明の効果］
以上の説明のように、この発明ではメモリ拡張のために
オプションの拡張メモリを接続してもプログラムが暴走
する事がなく、信頓性の高い情報処理装置を実現するこ
とができる。
オプションの拡張メモリを接続してもプログラムが暴走
する事がなく、信頓性の高い情報処理装置を実現するこ
とができる。
第１図はこの発明の一実施例を示すシステム・ブロック
図、第２図は一実施例の動作を示すフローチャート、第
３図はメモリの構成を示す図である。 １３０・・・内蔵された拡張メモリ・システム１３１・
・・ページ制御レジスタ １３２・・・メモリ制御回路 １３３・・・メモリマツプ ２００・・・拡張メモリ設定レジスタ ２１０・・・拡張メモリ・セット０ ２２０・・・拡張メモリ・セット１ ２３０・・・拡張メモリ・セット５ ２４０・・・拡張メモリ・セット６
図、第２図は一実施例の動作を示すフローチャート、第
３図はメモリの構成を示す図である。 １３０・・・内蔵された拡張メモリ・システム１３１・
・・ページ制御レジスタ １３２・・・メモリ制御回路 １３３・・・メモリマツプ ２００・・・拡張メモリ設定レジスタ ２１０・・・拡張メモリ・セット０ ２２０・・・拡張メモリ・セット１ ２３０・・・拡張メモリ・セット５ ２４０・・・拡張メモリ・セット６
Claims (1)
- ＣＰＵが持つアドレス空間の一部をウィンドウ定義し、
このウィンドウを介して拡張メモリをアクセスする情報
処理装置において、セット毎にＣＰＵによってアクセス
され、メモリブロックのページ番号が設定される、シス
テムに内蔵されたページ制御レジスタと、セット毎にＣ
ＰＵによってアクセスされ、メモリブロックのページ番
号が設定されるオプションのページ制御レジスタと、シ
ステムの初期化時、システムが持つ拡張メモリの容量を
調べ、この結果に基づき固有に割り付けられた入出力ポ
ートを制御して、前記標準として持つページレジスタの
ＣＰＵによるアクセスを禁止するプログラムが格納され
るプログラムメモリとを具備することを特徴とする情報
処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229022A JPH0276043A (ja) | 1988-09-13 | 1988-09-13 | 情報処理装置 |
| KR8913384A KR920004399B1 (en) | 1988-09-13 | 1989-09-12 | Computer system for adjusting i/o part to capacity of expanded memory |
| EP19890116893 EP0359212A3 (en) | 1988-09-13 | 1989-09-12 | Computer system capable of controlling access to expanded memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229022A JPH0276043A (ja) | 1988-09-13 | 1988-09-13 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0276043A true JPH0276043A (ja) | 1990-03-15 |
Family
ID=16885524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229022A Pending JPH0276043A (ja) | 1988-09-13 | 1988-09-13 | 情報処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0359212A3 (ja) |
| JP (1) | JPH0276043A (ja) |
| KR (1) | KR920004399B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103377073B (zh) * | 2012-04-26 | 2016-09-28 | 中国银联股份有限公司 | 数据信息处理装置及方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3278375D1 (en) * | 1981-02-05 | 1988-05-26 | Ibm | Page addressing mechanism and method for using the same |
| IT1142074B (it) * | 1981-11-24 | 1986-10-08 | Honeywell Inf Systems | Sistema di elaborazione dati con allocazione automatica dell'indirizzo in una memoria modulare |
| US4760522A (en) * | 1984-06-20 | 1988-07-26 | Weatherford James R | Intermixing of different capacity memory array units in a computer |
-
1988
- 1988-09-13 JP JP63229022A patent/JPH0276043A/ja active Pending
-
1989
- 1989-09-12 KR KR8913384A patent/KR920004399B1/ko not_active Expired
- 1989-09-12 EP EP19890116893 patent/EP0359212A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0359212A3 (en) | 1990-10-24 |
| EP0359212A2 (en) | 1990-03-21 |
| KR920004399B1 (en) | 1992-06-04 |
| KR900005310A (ko) | 1990-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5991858A (en) | Multi-user data processing system with storage protection | |
| JPH07191903A (ja) | データ処理システムおよび動作方法 | |
| JPS59130000A (ja) | 仮想記憶装置保護方法 | |
| EP0304469A1 (en) | Computer system providing address modification and accommodating dma and interrupts | |
| JPS629456A (ja) | デ−タ転送装置 | |
| US5303360A (en) | Programmable boundary between system board memory and slot bus memory | |
| JPH0276043A (ja) | 情報処理装置 | |
| JPH0546473A (ja) | マイクロプロセツサにおけるメモリ空間拡張回路 | |
| JPS60173655A (ja) | マルチプロセツサのメモリ方式 | |
| JP2823038B2 (ja) | 論理ダイレクトメモリアクセス方式 | |
| JPH10133945A (ja) | データ処理装置 | |
| JPH04324194A (ja) | Ｒｏｍ回路 | |
| JPS60129860A (ja) | アドレス指定例外検出方式 | |
| JPH04245346A (ja) | マイクロコンピュータシステム | |
| JPS5897199A (ja) | メモリ制御装置 | |
| JPH05143445A (ja) | 仮想記憶コンピユータのメモリ高速化機構 | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JPH0322073A (ja) | データ転送制御装置 | |
| JP3047992B2 (ja) | 主記憶キー制御方法 | |
| JPH01154272A (ja) | マルチプロセッサ装置 | |
| JPH03225451A (ja) | 拡張入出力アクセス制御方式 | |
| JPS6136669B2 (ja) | ||
| JPH02135554A (ja) | メモリアクセス制御装置 | |
| JPH01311342A (ja) | メモリシステム | |
| JPH01219932A (ja) | バンク切換装置 |