JPH02137009A - 外部デバイス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は外部デバイス制御装置のクロックに関する。

［従来の技術ｌ ＣＰＵを用いて外部デバイス（メモリー、各種コントロ
ーラー又は別のＣＰＵなど）をアクセスする場合にＣＰ
Ｕのリードやライト信号とアドレス、データバスで直接
にアクセスすることが多い。またはインターフェース用
の回路を付加することであたかも一般的なメモリーをア
クセスするようにソフトウェアで実行していた。

外部にデータバス等が出せない場合は幾つかの専用ボー
トを設けそこに値を設定することにより回路的にアドレ
ス、データを発生させて外部デバイス（よ（使われるの
が大容量のマスクＲＯＭなど）をアクセスしていた。

〔発明が解決しようとする課題１ しかしＣＰＵの通常動作時では遅（てアクセスできない
外部デバイスを使用する場合がある。この場合はウェイ
トサイクルを入れることによりＣＰｔＪのリード又はラ
イト信号を延ばしていた。

ところがＣＰＵのなかにはウェイトサイクルの入らない
ものがある。対策として外部回路でリードやライト信号
をラッチして延ばした方法がある。しかしこの方法では
２バイト命令は使えないのでプログラムが複雑になる。

結局は一番遅い外部デバイスがアクセスできる最高のク
ロックにしておくしかなく、１つの遅いデバイスのため
にシステム全体の処理速度が遅くなってしまう。

また完全に遅いデバイスのために専用のボートを設けて
アドレス、データを回路的に発生する方法だと他のデバ
イスのアクセスは影響を受けないが、必要な値の設定、
データの受は渡しに非常に手間がかかる６回路も比較的
大規模な上、制御用のプログラムもたくさん必要になる
。

一方ウエイトサイクルの入るＣＰＵでも、ウェイトを入
れることでアクセス速度は遅くなるが２倍近くにする程
度で極端に遅い外部デバイスをアクセスするには他の手
段を用いる以外はなかった。

本発明は以上のような課題を解決するもので。

その目的は外付回路が簡単でプログラムに負担をかける
ことなく相当遅い外部デバイスに対しても十分アクセス
できるような装置を供することにある。

［課題を解決するための手段］ クロックを発生する発振手段と前記発振器からの複数の
クロックのうちから１つのクロックを選択するクロック
制御手段と、前記クロック制御手段が選択したクロック
をもとに外部の各種デバイスとの信号、データのやりと
りを行う外部デバイス制御手段とから構成されることを
特徴とする。

〔作　用ｌ ＣＰＵのリード（またはライト）信号とクロックの関係
を示した第４図をもとにリード・ライト信号の長さを調
節する方法について説明する。

今タロツク１００に対してリード信号１０１がクロック
の４周期分の長さで第４図に示す通り同門しているとす
る。−船釣なウェイトを入れる方法とは、リード信号１
０１がクロック４周期だったのを更に数周間、第４図で
は２周団入れることで６周期の長さにして延ばしたリー
ド信号１０２を得る。

Ｊ−ド信号はクロックの周波数で変わるので、クロック
１００より周波数の低いクロック１０３に切り換えれば
ウェイトを入れることなく、通常のクロックでウェイト
を入れたよりも長いリード伝号１０４を得ることができ
る。

［実　施　例１ 以下本発明について実施例にもとづいて詳細に説明する
。

第１図は本発明の基本構成を示した図である。

発振手段ｌは水晶等利用して複数のクロックなつ（り出
すものでクロックは常に出力されている。

クロック制御手段２は発振手段ｌの出力クロックから最
も適したクロックに動作クロックを切り換える役目をす
る。

外部デバイス制御手段３は切り換わった動作クロックで
動作し実際の外部デバイスとのデータのやりとりを行う
。

第２図は本発明の回路のブロック図である。

発振器４で発振した主クロック２００と副クロッ９り２
０１の２つのクロックはクロック切り換え回路５で１つ
を選びＣＰＵ７のＣＬＫへ送られこのクロックでＣＰＵ
は動作する。一方りロック切り換えはＣＰＵより信号を
出して切り換え要求回路６でクロックの切り換えのもと
になる信号をつくりこれをもとにクロック切り換えを行
う。

今外部デバイスとしては高速アクセスの可能なＳＲＡＭ
９とアクセス速度をはやくとれないＥＦＲＯＭ　８の双
方を使用した場合を考えることにする。

クロック切り換え回路５とＣＰＵ７のリセットはリセッ
ト回路ｌＯで電源投入時とリセット用スイッチ１１を押
したときに実現できるようになっている。

第３図はクロックの切り換えを行う回路の一例を示した
図である。

第５図は第３図における各信号のタイミングについて示
した図である。

以上２つの図を用いてクロックの切り換えの様子を説明
する。

まず電源投入時のリセット状態から電源安定まではＣＰ
Ｕも何も命令しない間は第３図の全フッツブフロップは
リセット信号２０５で出力Ｑが全てロウレベルで主クロ
ック２００及び副クロック２０１が変化してもライト信
号２０３が変化しないので信号２０６はハイレベル、信
号２０７はロウレベルなので結局信号２０２は主クロッ
ク２００が選択されＣＰＵはこのクロックで作動する。

次にクロックを主クロック２００から副クロック２０１
に切り喚える方法を示す、切り換えが必要になった時点
で切り換え要求信号２０４をハイレベルにしてフリップ
フロップ１２に書き込んでやる。するとフリップフロッ
プ１３及び１４のデータ入力レベルが変化するので信号
２０６と２０７のレベルがそれぞれ主クロック２００、
副クロック２０１の２周期９程ずれて変化する。

（第５図参昭）フリップフロップを（φ用し信号２０６
．２０７のレベルを２周期分ずらしたのは切り換え要求
信号２０４と主クロック２００または副クロック２０１
が必ずしも同期していないし、副クロック２０１が主ク
ロック２００の単純な分周でないことを考慮して余裕を
とったからである。

この結果信号２０８には切り換え要求を出してからしば
らくすると主クロック２００の出力はなくなり、−力信
号２０９にはそれまでクロックがなかったのが切り換え
要求をしてから副クロック２０１の出力がはじまるので
信号２０２の出力は第５図のように移り変わり一部デユ
ーティ−と周波数の異なる区間をはさんでクロックが変
化する。

クロックの切り換え要求信号は第３図ではフリップフロ
ップ１２にデータを０またはｌを書き込むことで後段の
フリップフロップ１３．１４のデータのレベルを変えで
あるが、　１５＋１えば遅いデバイスをアクセスしよう
とするときのアドレスデコド信号をフリップフロップ１
２のデータ入力に用いても同様な切り換＾を実現するこ
とができる。

副クロックで動作している状態から主クロックにもどる
時はフリップフロップ１２のデータ入力をロウレベルに
すればよい。こうすると信号２０６がロウレベルからハ
イレベルに、信号２０７がハイレベルからロウレベルに
変化して主クロック２００が選択される。

副クロ・νりは今とりあげた例では１種類だが必要に応
じてい（つか用意しておきＣＰｔＪのボートとマルヂブ
レクサーで１つに選択する方法もとることも可能である
。

以上のように必要な時にソフトウェアや遅いデバイスを
選択した時点でクロックの切り換えを実現することが可
能になる。

第６図はクロックを切り換えて遅い外部デバイスへのア
クセスを行うプログラムのフローチャートである。

例として遅いデバイスであるＥＦＲＯＭ８をアクセスす
る場合を示す。ＳＲＡＭ９は通常の速度でアクセスでき
るものとする。

ＥＦＲＯＭ８にアクセスする必要が出た時点で（ステッ
プ２０）クロックを周波数の低いクロックに切り換える
。（ステップ２１）これは第３図の回路図のようにソフ
トウェアで値を書き込むことで実現できるとする。切り
換えた遅いクロックでＥＦＲＯＭのアクセスをする。Ｅ
ＰＲＯＭに対して何回もアクセスを行う時はクロックを
切り換えてから連続してアクセスすればよい。　（ステ
ップ２２）アクセスが終了した時点で（ステップ２３）
クロックをＳＲＡＭ９などをアクセスする通常のクロッ
クに戻してやる。（ステップ２４）このように遅いデバ
イスをアクセスする場合はアクセスの前後にクロックの
切り換えの命令を加えるだけなので丁度ウェイトサイク
ルを入れるのと同じである。

また前述のようにクロック切り換えを遅いデバイスに対
するアドレスデコード信号等を利用すればそのデバイス
にアクセスしようとするだけでクロックが自動的に切り
換わるのでソフトウェアへの負担はほとんどなくなる。

クロックは通常の周波数に対して広い範囲で細かく指定
することが可能なので、−１９的なメモｊ−にアクセス
する感じでたいていの外部デバイスとのアクセスが可能
となる。

［発明の効果１ 以上のように本発明では外部デバイスへのアクセスに必
要なＣＰ　Ｕのり〜ド（またはライト）信号の長さの調
整を、ＣＰＵの動作クロックそのものを変えることで行
うために、外付は回路の縮小とソフトウェアの負担を軽
くする上、アクセス速度の速いものから遅いものまでに
柔軟に対応することができる。

汎用ＣＰＵでも制（即用ＣＰＵのなかにはウェイトサイ
クルが入らないもの、動作クロックと出力信号が同期し
ていないので外付は回路での調整が不可能なものがあり
全体の動作速度は一番遅いデバイスに制限されてしまう
が、本発明を用いれば高速動作が実現できる、 本発明はＣＰＵの種類を問わず応用可能なのでＣＰＵを
複数用いているシステムにおいて特に有効な方法と言え
る。

更に本発明のクロック切り換えは外部デバイスとして表
示手段に応用すれば表示速度の制御がソフトにほとんど
依らないために簡単に見る人や処理速度に応じた動作に
することができるという効果を得る。

【図面の簡単な説明】

第１図は本発明の基本構成を示した図。 第２図は本発明の回路のブロック図。 第３図はクロックの切り換えを行う回路の一例を示した
図。 第４図はＣＰＬＩのリードＣまたはライト）信号とクロ
ックの関係を示した図。 第５図は第３図における各信号のタイミングについて示
した図。 第６図はクロックを切り換えて遅い外部デバイスへのア
クセスを行うプログラムのフローチャートである。 ｌ・・・発振手段 ２・・・クロック制御手段 ３・・・外部デバイス制御手段 ４・・・発振器 ５　・ ６　・ ７　・ ８　・ ９　・ １０　・ １１　　・ １２゜ １００、 ＋０１． ２００　　・ ２０１　・ ２０３　・ ２０４　・ ２０５　・ ２０６゜ ・・クロック切り換え回路 ・・切り換え要求回路 ＰＴＪ ・ＥＦＲＯＭ ・Ｓ　ＲＡＭ ・リセット回路 フセ・ント用スイッチ １３．１４ ・　・フリップフロップ ・・クロック １０２．１０４ ・　・リード信号 ・・主クロック ・・副クロック ・・ライト信号 ・・切り換え要求信号 ・・リセット回路 ２０７．２０８，２０９ ・・信号 第６区

Claims (1)

【特許請求の範囲】
1. クロックを発生する発振手段と前記発振器からの複数の
   クロックのうちから１つのクロックを選択するクロック
   制御手段と、前記クロック制御手段が選択したクロック
   をもとに外部の各種デバイスとの信号、データのやりと
   りを行う外部デバイス制御手段とから構成されることを
   特徴とする外部デバイス制御装置。