JPH02137355A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02137355A JPH02137355A JP63291588A JP29158888A JPH02137355A JP H02137355 A JPH02137355 A JP H02137355A JP 63291588 A JP63291588 A JP 63291588A JP 29158888 A JP29158888 A JP 29158888A JP H02137355 A JPH02137355 A JP H02137355A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- conductive film
- metal
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
- H10W20/0633—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material using subtractive patterning of the conductive members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
- H10W20/0693—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs by forming self-aligned vias
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法、特に多層配線形成方法
に関する。
に関する。
従来、半導体集積回路の多層配線は、第１ＦｉｉＨ配線
を形成したのち、層間絶縁膜を形成し、配線間接続用の
穴をエツチングにより形成し、つづいて第２層配線をス
パッタリングにより形成していた。
を形成したのち、層間絶縁膜を形成し、配線間接続用の
穴をエツチングにより形成し、つづいて第２層配線をス
パッタリングにより形成していた。
近年の半導体装置の高集積化に伴い微細寸法の絶縁膜開
口部への配線金属の埋め込みは極めて困難になっている
。従来配線金属の形成はスパッタ法により行われている
が、絶縁膜開口部のアスペクト比が１以上になると、配
線金属の段差被覆性が著しく悪くなり、配線が断線する
という問題があった。
口部への配線金属の埋め込みは極めて困難になっている
。従来配線金属の形成はスパッタ法により行われている
が、絶縁膜開口部のアスペクト比が１以上になると、配
線金属の段差被覆性が著しく悪くなり、配線が断線する
という問題があった。
本発明の目的は前記課題を解決した半導体装置の製造方
法を提供することにある。
法を提供することにある。
前記目的を達成するため、本発明に係る半導体装置の製
造方法においては、一導電型半導体基板の一主面に形成
された絶縁膜上に第１層配線用第１の導Ｔ、Ｍを形成す
る工程と、前記導？４膜上に配線金属とエツチング選択
比の大きく異なる配線接続用箔２の導電膜を形成する工
程と、前記第２の導電膜上に第３の導電膜を形成する工
程と、前記第１．第２．第３の導電膜を選択的に同一パ
ターンで順次エツチングする工程と、前記第２．第３の
導電膜を選択的にエツチングし、配線接続用柱を前記第
１の導電膜上に残す工程と、前記半導体基板の一主面に
絶縁性塗布膜を塗布、焼きしめる工程と、全面エツチバ
・グクし、前記第３の導電膜を露出させ、エツチングす
る工程と、前記絶縁膜上に第２層配線用第１の導電膜を
形成する工程とを繰り返して行い、多層配線を形成する
ものである。
造方法においては、一導電型半導体基板の一主面に形成
された絶縁膜上に第１層配線用第１の導Ｔ、Ｍを形成す
る工程と、前記導？４膜上に配線金属とエツチング選択
比の大きく異なる配線接続用箔２の導電膜を形成する工
程と、前記第２の導電膜上に第３の導電膜を形成する工
程と、前記第１．第２．第３の導電膜を選択的に同一パ
ターンで順次エツチングする工程と、前記第２．第３の
導電膜を選択的にエツチングし、配線接続用柱を前記第
１の導電膜上に残す工程と、前記半導体基板の一主面に
絶縁性塗布膜を塗布、焼きしめる工程と、全面エツチバ
・グクし、前記第３の導電膜を露出させ、エツチングす
る工程と、前記絶縁膜上に第２層配線用第１の導電膜を
形成する工程とを繰り返して行い、多層配線を形成する
ものである。
〔作用〕
本発明の！ｌ！遠方法により、半導体基板−主面上の眉
間絶縁膜に開口部を形成し配線金属を埋め込む必要がな
く、配線間接続は配線金属とエツチング選択比のある接
続用金属を予め第１層配線上に残し、眉間塗布膜を塗布
することにより、塗布膜の性質から微細寸法凸部上の塗
布膜厚はそれ以外の部分に比較して薄いことを利用し、
全面をエツチバ・ｙりすることにより、配線間接続は接
続用金属の頭を露出させ、そこへ第２層配線を形成する
ことで微細寸法の配線接続ができる。
間絶縁膜に開口部を形成し配線金属を埋め込む必要がな
く、配線間接続は配線金属とエツチング選択比のある接
続用金属を予め第１層配線上に残し、眉間塗布膜を塗布
することにより、塗布膜の性質から微細寸法凸部上の塗
布膜厚はそれ以外の部分に比較して薄いことを利用し、
全面をエツチバ・ｙりすることにより、配線間接続は接
続用金属の頭を露出させ、そこへ第２層配線を形成する
ことで微細寸法の配線接続ができる。
次に本発明を図面を用いて説明する。
第１図（ａ）〜（ｊ）は本発明の一実施例である多層配
線の製造工程断面図を示す。まず、第１図（ａ）に示す
ように、ｐ型シリコン基板１の表面に酸化１１５！２を
形成し、アルミニウム膜３を０．５ ミクロン、タング
ステンＷＡ４を０．５ミクロン、シリコンＷＡ５を０．
１ミクロンの膜厚にＤＣマグネトロンスパッタで形成す
る。次に、第１図（ｂ）に示すように、フォトレジスト
１５を塗布してフォトリソグラフィにより第１ＮＪ配線
アルミパターニングを行い、四フッ化炭素を主成分とす
るガスによりシリコンＭ５及びタングステンＭ４をドラ
イエツチングし、四塩化炭素を主成分とするガスにより
アルミニウム族をドライエツチングし第１層配線アルミ
膜３を形成する。
線の製造工程断面図を示す。まず、第１図（ａ）に示す
ように、ｐ型シリコン基板１の表面に酸化１１５！２を
形成し、アルミニウム膜３を０．５ ミクロン、タング
ステンＷＡ４を０．５ミクロン、シリコンＷＡ５を０．
１ミクロンの膜厚にＤＣマグネトロンスパッタで形成す
る。次に、第１図（ｂ）に示すように、フォトレジスト
１５を塗布してフォトリソグラフィにより第１ＮＪ配線
アルミパターニングを行い、四フッ化炭素を主成分とす
るガスによりシリコンＭ５及びタングステンＭ４をドラ
イエツチングし、四塩化炭素を主成分とするガスにより
アルミニウム族をドライエツチングし第１層配線アルミ
膜３を形成する。
次に、配線接続用パターニングをフォトリソグラフィに
より行い、四フッ化炭素を主なエッチャントとするガス
によりシリコンＷＡ５及びタングステン［４をドライエ
ツチングし、配Ｓ接続用金属を第１層配線上に残ずく第
１図（Ｃ））、フォトレジスト１５を除去したのち、シ
リコン入りポリイミド６としてアミノシロキサン、ジア
ミン、芳香９族テトラカルボン酸二無水物の混合液でジ
メチルアセトアミド溶媒の３００センチボイスの塗布液
を毎分４０００回転で塗布する。ウェーハを１００℃
６０分、２４０℃ ６０分、４００℃ ６０分焼き締め
、平坦部での膜厚を１μにする。このとき、第１ＮＪ配
線上の接続部上の膜厚は約２０００人と薄くなっている
（第１図（ｄ））、これは塗布膜の平坦特性によるもの
である。
より行い、四フッ化炭素を主なエッチャントとするガス
によりシリコンＷＡ５及びタングステン［４をドライエ
ツチングし、配Ｓ接続用金属を第１層配線上に残ずく第
１図（Ｃ））、フォトレジスト１５を除去したのち、シ
リコン入りポリイミド６としてアミノシロキサン、ジア
ミン、芳香９族テトラカルボン酸二無水物の混合液でジ
メチルアセトアミド溶媒の３００センチボイスの塗布液
を毎分４０００回転で塗布する。ウェーハを１００℃
６０分、２４０℃ ６０分、４００℃ ６０分焼き締め
、平坦部での膜厚を１μにする。このとき、第１ＮＪ配
線上の接続部上の膜厚は約２０００人と薄くなっている
（第１図（ｄ））、これは塗布膜の平坦特性によるもの
である。
ウェーハ表面を酸素７０％、四フッ化炭素３０％の混合
ガスを用いて、反応性イオンエツチングにより、ポリイ
ミド表面を均一に２０００人エツチングする。このとき
、エッチバック膜厚のばらつきをタングステン表面のシ
リコン膜が同時にエツチングされることで吸収する。エ
ツチングの終止点は、接続部表面の色がタングステンの
金属色になっていること、およびエンドポイントモニタ
ーでシリコンが検出されることで判定できる（第１図（
ｅ））。ここで、シリコン膜のかわりにタングステンシ
リサイド膜等のシリサイド膜をもちいてもよい。
ガスを用いて、反応性イオンエツチングにより、ポリイ
ミド表面を均一に２０００人エツチングする。このとき
、エッチバック膜厚のばらつきをタングステン表面のシ
リコン膜が同時にエツチングされることで吸収する。エ
ツチングの終止点は、接続部表面の色がタングステンの
金属色になっていること、およびエンドポイントモニタ
ーでシリコンが検出されることで判定できる（第１図（
ｅ））。ここで、シリコン膜のかわりにタングステンシ
リサイド膜等のシリサイド膜をもちいてもよい。
第１層配線用ＡＱＩ％Ｓｉ［７を０．５μ、タングステ
ンＷＡ８を０．５μ、シリコン膜９を０．１μ、ＤＣマ
グネトロンスパッタリングによりポリイミド６上に形成
する。
ンＷＡ８を０．５μ、シリコン膜９を０．１μ、ＤＣマ
グネトロンスパッタリングによりポリイミド６上に形成
する。
フォトリソグラフィ技術により配線パターニングをおこ
ない、まず、四フッ化炭素ガスを用いて、シリコンＷＡ
９、タングステンＩ！！！８をエツチングし、続いて四
塩化炭素ガスを用いて、Ａ２１％５ｔｌａ７をそれぞれ
反応性イオンエツチングにより、配線を形成する（第１
図（ｒ））。
ない、まず、四フッ化炭素ガスを用いて、シリコンＷＡ
９、タングステンＩ！！！８をエツチングし、続いて四
塩化炭素ガスを用いて、Ａ２１％５ｔｌａ７をそれぞれ
反応性イオンエツチングにより、配線を形成する（第１
図（ｒ））。
再びフォトリソグラフィ技術により接続柱バターニング
をおこない、接続部以外のシリコン膜９、タングステン
膜８を四フッ化炭素ガスを用いて、反応性イオンエツチ
ングにより、第２配線上に接続柱（８）を形成する（第
１図（ｇ））。
をおこない、接続部以外のシリコン膜９、タングステン
膜８を四フッ化炭素ガスを用いて、反応性イオンエツチ
ングにより、第２配線上に接続柱（８）を形成する（第
１図（ｇ））。
フォトレジストを除去したのち、前記ポリイミド１０を
毎分４０００回転で塗布する。ウェーハを１００’Ｃ６
０分、２４０℃ ６０分、４００℃ ６０分焼き締め、
平坦部での膜厚を１μにする。このとき、第１層配線上
の接続部上の膜厚は約２０００λと薄くなっている（第
゛１図（ｈ））、これは塗布膜の平坦特性によるもので
ある。
毎分４０００回転で塗布する。ウェーハを１００’Ｃ６
０分、２４０℃ ６０分、４００℃ ６０分焼き締め、
平坦部での膜厚を１μにする。このとき、第１層配線上
の接続部上の膜厚は約２０００λと薄くなっている（第
゛１図（ｈ））、これは塗布膜の平坦特性によるもので
ある。
ウェーハ表面を酸素７０％、四フッ化炭素３０％の混合
ガスを用いて、反応性イオンエツチングによ・す、ポリ
イミド１０の表面を均一に２０００人エツチングする。
ガスを用いて、反応性イオンエツチングによ・す、ポリ
イミド１０の表面を均一に２０００人エツチングする。
このとき、エッチバック膜厚のばらつきをタングステン
表面のシリコン膜が同時にエツチングされることで吸収
する。エツチングの終止点は、接続部表面の色がタング
ステンの金属色になっていること、およびエンドポイン
トモニターでシリコンが検出されることで判定できる。
表面のシリコン膜が同時にエツチングされることで吸収
する。エツチングの終止点は、接続部表面の色がタング
ステンの金属色になっていること、およびエンドポイン
トモニターでシリコンが検出されることで判定できる。
第３層配線用アルミＷＡ１１を０．５μ、ＤＣマグネト
ロンスパッタリングによりポリイミド１０上に形成する
。フォトリングラフィ技術により配線バターニングをお
こない、四塩化炭素ガスを用いて、アルミ膜１１を反応
性イオンエツチングして、配線を形成する（第１図（ｉ
））。
ロンスパッタリングによりポリイミド１０上に形成する
。フォトリングラフィ技術により配線バターニングをお
こない、四塩化炭素ガスを用いて、アルミ膜１１を反応
性イオンエツチングして、配線を形成する（第１図（ｉ
））。
最後に、シリコン窒化ＪＩ５！１２をプラズマ化学的気
相成長により０．５μポリイミド表面に形成し、フォト
リングラフィ技術によりボンディングパターンのバター
ニングをおこない、シリコン窒化膜１２を四フッ化炭素
ガスを用いて反応性イオンエツチングにより、第３配線
のポンディングパッドを形成しく第１図（ｊ））、第２
図、第３図に示すようにシリコン基板１上の第１層配線
アルミＷＡＢ上に配線接続用タングステンＷＡ４を第２
層配線用Ａ２１％５ｉＷＡ７の幅より広く残し、その上
に第２層配線を交差させて多層配線構造を完成させる。
相成長により０．５μポリイミド表面に形成し、フォト
リングラフィ技術によりボンディングパターンのバター
ニングをおこない、シリコン窒化膜１２を四フッ化炭素
ガスを用いて反応性イオンエツチングにより、第３配線
のポンディングパッドを形成しく第１図（ｊ））、第２
図、第３図に示すようにシリコン基板１上の第１層配線
アルミＷＡＢ上に配線接続用タングステンＷＡ４を第２
層配線用Ａ２１％５ｉＷＡ７の幅より広く残し、その上
に第２層配線を交差させて多層配線構造を完成させる。
タングステンＷＡ４とＡＱＩ％Ｓｉｖ！７のマージンｘ
は、１回分の目合わせマージンだけで従来方法による配
線接続の場合のようにエツチングによるサイドエッチ量
は考慮しなくてよい。
は、１回分の目合わせマージンだけで従来方法による配
線接続の場合のようにエツチングによるサイドエッチ量
は考慮しなくてよい。
以上説明したように、近年の半導体装置の高集積化に伴
う眉間絶縁膜の開口部のｒＲ細化により、配線金属の段
差被覆性悪化を原因とする電気的不良は、本発明の製造
方法により、半導体基板−主面上の眉間絶縁膜に開口部
を形成し配線金属を埋め込む必要がなく、配線間接続は
配線金属とエツチング選択比の大きく異なる接続用金属
を予め第１層配線上に残し、層間塗布膜を塗布すること
により、塗布膜の性質から微細寸法凸部上の塗布膜厚は
それ以外の部分に比較して薄いことを利用し、全面をエ
ッチバックすることにより、配線間接続は接続用金属の
頭を露出させ、そこへ第２層配線を形成することで微細
寸法の配線接続が可能になる。このとき、エッチバック
膜厚のバラツキを配線間接続用金属上のシリコン膜を同
時にエツチングすることで吸収する。
う眉間絶縁膜の開口部のｒＲ細化により、配線金属の段
差被覆性悪化を原因とする電気的不良は、本発明の製造
方法により、半導体基板−主面上の眉間絶縁膜に開口部
を形成し配線金属を埋め込む必要がなく、配線間接続は
配線金属とエツチング選択比の大きく異なる接続用金属
を予め第１層配線上に残し、層間塗布膜を塗布すること
により、塗布膜の性質から微細寸法凸部上の塗布膜厚は
それ以外の部分に比較して薄いことを利用し、全面をエ
ッチバックすることにより、配線間接続は接続用金属の
頭を露出させ、そこへ第２層配線を形成することで微細
寸法の配線接続が可能になる。このとき、エッチバック
膜厚のバラツキを配線間接続用金属上のシリコン膜を同
時にエツチングすることで吸収する。
さらに、配線接続用金属の寸法は横が第１層配線幅に等
しく、縦が第２層配線幅より広いため、接続抵抗を小さ
くでき、第２層配線とのマージンも１回の目合わせマー
ジンのみで、サイドエッチ量を考慮しなくてよいので、
従来法にくらべて微細化が可能であり、半導体集積回路
の高集積化に及ぼす効果は著しい。
しく、縦が第２層配線幅より広いため、接続抵抗を小さ
くでき、第２層配線とのマージンも１回の目合わせマー
ジンのみで、サイドエッチ量を考慮しなくてよいので、
従来法にくらべて微細化が可能であり、半導体集積回路
の高集積化に及ぼす効果は著しい。
第１図（ａ）〜（ｊ）は本発明の一実施例である３層配
線の製造工程断面図、第２図は本発明の立体＃！遣図、
第３図は同平面図である。 １・・・Ｐ型シリコン基板 ２・・・酸化膜３・・・
第１層配線アルミ膜 ４・・・タングステンＭ ５・・・シリコン膜６・
・・ポリイミド ７・・・第１層配線用ＡＱＩ％５ｉＷＡ８・・・タング
ステンＷＡ ９・・・シリコン膜１１・・・第３層
配線用アルミ服 １２・・・プラズマ窒化膜 第１ 図 第２図
線の製造工程断面図、第２図は本発明の立体＃！遣図、
第３図は同平面図である。 １・・・Ｐ型シリコン基板 ２・・・酸化膜３・・・
第１層配線アルミ膜 ４・・・タングステンＭ ５・・・シリコン膜６・
・・ポリイミド ７・・・第１層配線用ＡＱＩ％５ｉＷＡ８・・・タング
ステンＷＡ ９・・・シリコン膜１１・・・第３層
配線用アルミ服 １２・・・プラズマ窒化膜 第１ 図 第２図
Claims (1)
- （１）一導電型半導体基板の一主面に形成された絶縁膜
上に第１層配線用第１の導電膜を形成する工程と、前記
導電膜上に配線金属とエッチング選択比の大きく異なる
配線接続用第２の導電膜を形成する工程と、前記第２の
導電膜上に第３の導電膜を形成する工程と、前記第１、
第２、第３の導電膜を選択的に同一パターンで順次エッ
チングする工程と、前記第２、第３の導電膜を選択的に
エッチングし、配線接続用柱を前記第１の導電膜上に残
す工程と、前記半導体基板の一主面に絶縁性塗布膜を塗
布、焼きしめる工程と、全面エッチバックし、前記第３
の導電膜を露出させ、エッチングする工程と、前記絶縁
膜上に第２層配線用第１の導電膜を形成する工程とを繰
り返して行い、多層配線を形成することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291588A JPH02137355A (ja) | 1988-11-18 | 1988-11-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291588A JPH02137355A (ja) | 1988-11-18 | 1988-11-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02137355A true JPH02137355A (ja) | 1990-05-25 |
Family
ID=17770884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63291588A Pending JPH02137355A (ja) | 1988-11-18 | 1988-11-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02137355A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08111460A (ja) * | 1994-08-16 | 1996-04-30 | Nec Corp | 多層配線の構造および製造方法 |
-
1988
- 1988-11-18 JP JP63291588A patent/JPH02137355A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08111460A (ja) * | 1994-08-16 | 1996-04-30 | Nec Corp | 多層配線の構造および製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPS60502179A (ja) | 金属層を相互接続する方法 | |
| JPS61280638A (ja) | 半導体装置の製造方法 | |
| JPH02137355A (ja) | 半導体装置の製造方法 | |
| JP2985326B2 (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS60231340A (ja) | 半導体装置の製法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| KR100192173B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| JPH02235359A (ja) | 多層配線形成方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPS6197946A (ja) | 半導体装置の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH02168651A (ja) | 半導体装置の製造方法 | |
| JPH04116954A (ja) | 半導体装置の製造方法 | |
| JPS6146973B2 (ja) | ||
| JPH04306830A (ja) | 半導体装置の製造方法 | |
| JPS6195553A (ja) | 半導体集積回路の多層配線構造体及びその製造方法 | |
| JPH07109828B2 (ja) | 多層配線構造体の製造方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 |