JPH02138635A - Ｅｐｒｏｍ内蔵マイクロコンピュータのプログラムデータ機密保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、プログラムデータの書き込み／読み出しが可
能なＥＰＲＯＭを内蔵したＥＰＲＯＭ内蔵の１チツプマ
イクロコンピユータにおいて、該ＥＰＲＯＭに記憶され
ているプログラムデータの機密を保護することが可能な
ＥＰＲＯＭ内蔵マイクロコンピュータのプログラムデー
タ機密保護回路に関する。

（ロ）従来の技術 従来書き込み、消去可能読み出し専用メモリ（ＥＰＲＯ
Ｍ）を内蔵した情報処理装置においては、使用者が自由
にプログラムを書き込み、消去出来るＥＰＲＯＭに書き
込まれたプログラムに対して、そのデパックデータチェ
ックが容易な様に外部からプログラムメモリをアクセス
してプログラムの内容をチェック可能な機能が付加され
ている場合がほとんどである。

（ハ）発明が解決しようとする課題 しかしながら、外部からプログラムメモリの内容がチェ
ック可能である事はデパック終了後装置に組込まれて製
品として出荷された後は、第３者がデパック機能を利用
して書き込まれているプログラムメモリの内容を自由に
知る事が出来、プログラムデータを秘密にしておくこと
ができないという重大な欠点を有していた。

一方、プログラムメモリにマスクＲＯＭを使用した場合
は、マスクＲＯＭの構造上チップの外観を電子顕微鏡等
で調べる事により、プログラムの内容を知る事が出来る
が、ＥＰＲＯＭの場合はＥＰＲＯＭの保持データの違い
による構造上の差は全く無く、外観調査をしてもわから
ないという特徴がある。

従って外部よりＥＰＲＯＭをアクセスしてプログラムの
内存をチェックするというデパック機能が無ければ、プ
ログラムの秘密は完全に保たれる。しかしながら、装置
からデパック機能を取り除くことはメモリへ書き込まれ
たデータに対する信頼性を低下きせることになり、大き
な不都合を生じきせる。

（ニ）課題を解決するための手段 本発明は、プログラムデータの書き込み／読み出しが可
能な第１のＥＰＲＯＭを内蔵し、該第１のＥＰＲＯＭに
記憶されているプログラムデータのチェックを実行しな
い時、該プログラムデータの読み出しを禁止することに
よって、該プログラムデータの機密を保護するＥＰＲＯ
Ｍ内蔵マイクロコンピュータのプログラムデータ機密保
護回路において、前記第１のＥＰＲＯＭに記憶されてい
るプログラムデータを機密保護する為のプログラム保護
データの書き込み／読み出しが可能な第２（７）ＥＰＲ
ＯＭと、前記第１（７）ＥＰＲＯＭからプログラムデー
タの読み出しを許可する為の読み出し許可データがセッ
トされる読み出し許可レジスタと、前記第２のＥＰＲＯ
Ｍに記憶されたプログラム保護データ及び前記読み出し
許可レジスタにセットされた読み出し許可データの内容
の一致を検出する一致検出回路とを備え、前記プログラ
ム保護データ及び前記読み出し許可データが一致した時
に発生する前記一致検出回路の一致検出出力によって、
前記第１のＥＰＲＯＭに記憶されているプログラムデー
タの読み出しチェックを実行させることを特徴とする。

（木）作用 本発明は、ＥＰＲＯＭ内蔵マイ内蔵マイクロコンビジー
タラムデータ機密保護回路に設けて以下の如く有効であ
る。即ち本発明には、前記（ニ）項に示す様に、第２の
ＥＰＲＯＭ、読み出し許可レジスタ、及び一致検出回路
が新たな構成として設けられている。ここで第２のＥＰ
ＲＯＭには、第１のＥＰＲＯＭに記憶されているプログ
ラムデータを機密保持する為のプログラム保護データが
記憶きれる様になっており、また読み出し許可レジスタ
には、第１のＥＰＲＯＭからのプログラムデータの読み
出しを許可する為の読み出し許可データがセットされる
様になっている。そして第１のＥＰＲＯＭからプログラ
ムデータを読み出すことによってプログラムデータのチ
ェックを行なう場合、前記プログラム保護データ及び前
記読み出し許可データの内容を等しく設定すればよく、
詳しくは、第２のＥＰＲＯＭの記憶内容に等しい読み出
し許可データを読み出し許可レジスタにセラ（・すれば
よく、これより前記プログラム保護データ及び前記読み
出し許可データの両データの一致に基づいて、−数構出
回路から一致検出出力が得られ、従って第１のＥＰＲＯ
Ｍからのプログラムデータの読み出しが許可され、プロ
グラムデータのチェックが為されることになる。また第
１のＥＰＲＯＭからのプログラムデータの読み出しを禁
止し、第１のＥＰＲＯＭに記憶されているプログラムデ
ータの機密保持を行なう場合、第２のＥＰＲＯＭにプロ
グラム保護データを書き込むことによって、該プログラ
ム保護データを前記読み出し許可データと異なるデータ
値に設定すればよく、これより前記プログラム保護デー
タ及び前記読み出し許可データの不一致に基づく一致検
出回路の出力によって、第１のＥＰＲＯＭからのプログ
ラムデータの読み出しが禁止され、第１のＥＰＲＯＭに
記憶されているプログラムデータの機密が保護されるこ
とになる。即ち、この時、前記プログラム保護データと
等しい前記読み出し許可データを読み出し許可レジスタ
にセットしない限り、プログラムデータは機密保護され
ることになる。

（へ）実施例 本発明の詳細を図示の実施例により具体的に説明する。

図面は本発明のＥＰＲＯＭ内蔵マイクロコンピュータの
プログラムデータ機密保護回路を示す回路図である。

図面について符号及び構成を説明すると、（１）は第１
のＥＰＲＯＭであり、該ＥＰＲＯＭ（１）は１ワード８
ビツトのプログラムデータの書き込み／読み出しが可能
である。ここで該ＥＰＲＯＭ（１）には、書き込みモー
ド制御端子ＷＲ１７ビツトのアドレス端子ＡＤ、及び８
ビツトのデータ入出力端子りが備えられている。まず書
き込みモード制御端子ＷＲには、該ＥＰＲＯＭ（１）を
書き込みモードに設定する時にｒｌ」の書き込み制御信
号が印加され、また該ＥＰＲＯＭ（１）を読み出しモー
ドに設定する時にｒＯ」の書き込み制御信号が印加され
る。また７ビツトのアドレス端子ＡＤには７ビツトのア
ドレスデータが印加され、７ビツトの該アドレスデータ
によって該ＥＰＲＯＭ（１）の所定アドレスがアクセス
される。また該ＥＰＲＯＭ（１）が書き込みモードの時
、８ビツトのデータ入出力端子りには、７ビツトのアド
レスデータによってアクセスされた該ＥＰＲＯＭ（１）
の所定アドレスに書き込むべき８ビツトのプログラムデ
ータが印加され、更に該ＥＰＲＯＭ（１）が読み出しモ
ードの時、８ビツトの該データ入出力端子りからは、該
ＥＰＲＯＭ（１）の所定アドレスに記憶されている８ビ
ツトのプログラムデータが出力され、通常動作時には後
段のインストラクションデコーダ（図示せず）に印加さ
れる。

（２）はプログラムカウンタであり、前記ＥＰＲＯＭ（
１）に記憶されているプログラムデータを読み出すこと
によってプログラムを実行する通常動作時、該プログラ
ムカウンタ（２）は７ビツトのアドレスデータを順次カ
ウントアツプし、７ビツトの該アドレスデータに基づい
て前記ＥＰＲＯＭ（１）の各アドレスが順次インクリメ
ントされてアクセスされることになる。（３）は入力ボ
ートであり、７ビツト分設けられた該入力ボート（３）
には他のプログラムカウンタ（図示せず）が外部接続さ
れており、前記ＥＰＲＯＭ（１）にプログラムデータを
書き込み且つ前記ＥＰＲＯＭ（１）からプログラムデー
タを読み出して該プログラムデータのチェックを行なう
時のみ、該入力ボート（３）には該プログラムカウンタ
によって順次カウントアツプされる７ビツトのアドレス
データが印加きれ、前述と同様に前記ＥＰＲＯＭ＜１）
の各アドレスが順次インクリメントされてアクセスされ
ることになる。

一点鎖線の（４）は切換ゲートであり、該切換／７’　
−ト（４）ハＡ　Ｎ　Ｄ　ケー　ト（５）（６）及びＯ
Ｒゲート（７）より構成される。ここで前記プログラム
カウンタ（２）から出力されるアドレスデータが７ビツ
トであり、且つ前記入力ボート（３）が７ポート設けら
れていることから、該切換ゲート（４）は前記プログラ
ムカウンタ（２）及び前記入力ボート（３）に対してパ
ラレルに７個設けられているものとする。即ち７個の前
記ＡＮＤゲート（５）の一方の入力端子は夫々前記プロ
グラムカウンタ（２）の７ビット出力と接続され、７個
の前記ＡＮＤゲート（６）の一方の入力端子は夫々前記
入力ポート（３）と接続されている。また７個の前記Ａ
ＮＤゲート（５）の他方の入力端子には、プログラムモ
ード信号がインバータ（８）を介して共通印加され、７
個の前記ＡＮＤゲート（６）の他方の入力端子には、プ
ログラムモード信号がそのまま共通印加される。ここで
前記プログラムモード信号は、前記ＥＰＲＯＭ（１）に
記憶されているプログラムデータを読み出すことによっ
てプログラムを実行する通常動作時に「０」となり、前
記ＥＰＲＯＭ（１）にプログラムデータを書き込むと共
に前記ＥＰＲＯＭ（１〉からプログラムデータを読み出
して該プログラムデータのチェックを行なう時に１１」
となる。従って前記プログラムモード信号がｒＯ」の時
、７個の前記切換ゲート（４）によって前記プログラム
カウンタ（２）の７ビツト出力が選択され、また前記プ
ログラムモード信号がｒ　Ｉ　Ｊの時、７個の前記切換
ゲート（４）によって、７個の前記入力ポート（３）に
印加きれている７ビツトのアドレスデータが選択される
。そして７個の前記ＯＲケート（７）（７）出力は前記
ＥＰＲＯＭ（１）（７）７ビツトのアドレス端子ＡＤと
接続されており、前記７個の切換ゲート（４）が前記プ
ログラムモード信号に基づいて選択した７ビツトのアド
レスデータは、夫々７ビツトのアドレス端子ＡＤに印加
され、これより前記ＥＰＲＯＭ（１）の所定アドレスが
アクセスされることになる。

（９）はデータ保護用ＥＰＲＯＭ（第２（７）ＥＰＲＯ
Ｍ）−Ｃ’あり、該データ保護用Ｅ　Ｐ　ＲＯＭ（９）
４ｉ１アドレス分の記憶領域、即ち１ワード（８ビット
）分の記憶領域のみを有している。ここで該データ保護
用ＥＰＲＯＭ（９）の書き込み／読み出しモードは前記
書き込み制御信号によって制御きれる様になっており、
該データ保護用ＥＰＲＯＭ（９）には、前記ＥＰＲＯＭ
（１）に記憶されているプログラムデータの機密を保護
する為のプログラム保護データ（８ビット）が書き込み
／読み出し可能となっている。　（１０）は入力ポート
であり、８ビット分設けられた前記入力ポート（１０）
には８ビットのプログラム保護データが印加される。　
（１１）はバッファであり、該バッファ（１１）はｒｌ
、の前記プログラムモード信号によって駆動される。

ここで該バッファ（１１）は、８個の前記入力ポート＜
１０）に対応して８個設けられているものとする。

従って８個の前記入力ポート（１０）に印加された８ビ
ットのプログラム保護データは夫々８個の該バッファ（
１１）を介して前記データ保護用ＥＰＲＯＭ（９）に書
き込まれることになる。尚、該データ保護用ＥＰＲＯＭ
（９）の内容は、初期状態では全８ビツト共「１」であ
るものとする。

（１２）は８ビットの読み出し許可レジスタであり、該
読み出し許可レジスタ（１２）には、前記ＥＰＲＯＭ（
１）からのプログラムデータの読み出しを許可する為の
読み出し許可データ、即ち内部バス（１３）から転送さ
れた８ビットの読み出し許可データがセットされる。尚
、該読み出し許可レジスタ（１２）のセット内容をリセ
ット信号によってリセットすると、８ビットのレジスタ
値は全て「１」となるものとする。

（１４）は一致検出回路であり、該一致検出回路（１４
）には、前記データ保護用ＥＰＲＯＭ（９）からの８ビ
ツト出力及び前記読み出し許可レジスタ（１２）からの
８ビツト出力が夫々印加され、両者の出力内容が一致し
ている時、該一致検出回路（１４）からはｒｌ、の−数
構出出力が得られる様になっている。

（１５）は入出力ボートであり、該入出力ボート（１５
）は８ビット分設けられているものとし、プログラムデ
ータのチェックを行なう時は該入出力ボート（１５〉に
Ｐ−ＲＯＭライタ（図示せず）が接続される。ここで８
個の該入出力ボート（１５）に対しては、８ビットのプ
ログラムデータの入出力が為される。（１６）はバッフ
ァであり、該バッファ（１６）は「１」の書き込み制御
信号によって駆動される。

ここで該バッファ（１６）は、８個の前記入出力ボート
〈１５）に対応して８個設けられているものとする。従
って８個の前記入出力ボート（１５）に印加きれた８ビ
ツトプログツムデータは、夫々８個の該バッファ（１６
）を介して前記ＥＰＲＯＭ（１）の８ビットのデータ入
出力端子りに印加され、前記ＥＰＲＯＭ（１）の所定ア
ドレスに８ビツトのプログラムデータを書き込めること
になる。

（１７）はＡＮＤゲートであり、ここで前記ＥＰＲＯＭ
（１）のデータ入出力端子りが８ビツトであることから
、該ＡＮＤゲート（１７）は８個設けられており、８個
の該ＡＮＤゲート（１７）の一方の入力端子は夫々前記
ＥＰＲＯＭ（１）の８ビツトのデータ入出力端子りと接
続され、且つ８個の該ＡＮＤゲート（１７）の他方の入
力端子には前記−数棟出回路（１４）の出力が共通印加
される。即ち前記−数棟出回路（１４）の出力が「１」
の時のみ、前記ＥＰＲＯＭ（１）に記憶されている８ビ
ツト毎のプログラムデータが８個の該ＡＮＤゲート（１
７）から出力されることになる。−点鎖線のく１８）は
切換ゲートであり、該切換ゲート（１８）はＡＮＤゲー
ト（１９）（２０）及びＯＲゲート（２１）より構成さ
れる。ここで前記ＡＮＤゲート（１７）が８個設けられ
、且つ前記内部バス（１３）から８ビツトデータが出力
されることから、該切換ゲート（１８）は前記ＡＮＤゲ
ート（１７）及び前記内部バス（１３）からの８ビツト
データに対してパラレルに８個設けられているものとす
る。即ち８個の前記ＡＮＤゲート（１９）の一方の入力
端子は夫々８個の前記ＡＮＤゲート（１７）の出力と接
続され、８個の前記ＡＮＤゲート（２０）の一方の入力
端子には夫々前記内部バス（１３）からの８ビツトデー
タが印加される。また８個の前記ＡＮＤゲート（１９）
の他方の入力端子には、前記プログラムモード信号が共
通印加され、８個の前記ＡＮＤゲート（２０）の他方の
入力端子には、前記プログラムモード信号がインバータ
（２２）を介して共通印加される。従って前記プログラ
ムモード信号が「１．の時、前記切換ゲート（１８）に
よって前記ＡＮＤゲート（１７）の８ビツト出力が選択
され、また前記プログラムモード信号が「０」の時、前
記切換ゲート（１８）によって、通常動作時に前記内部
バス（１３）から転送される８ビツトデータが選択され
ることになる。これより８個の前記ＯＲゲート（２１）
から、選択された８ビツトデータが出力されることにな
る。（２３）はバッファであり、前記切換ゲート（１８
）出力を増幅する。ここで該バッファ（２３）はｒ□、
の書き込み制御信号をインバータ（２４）によって反転
した「１ヨによって駆動されるものであり、該バッファ
（２３）は８個の前記切換ゲート（１８）に対応して８
個設けられているものとする。

従って８個の前記切換ゲート（１８）から得られた８ビ
ツトデータは８個の該バッファ（２３）を介して８個の
前記入出力ボート（１５）から出力されることになる。

以下、図面において、ＥＰＲＯＭ（１）に記憶されてい
るプログラムデータを読み出して該プログラムデータの
チェックを行なう場合について動作を説明する。この場
合、プログラムモード信号を「１」に設定することによ
って、入力ボート（３）に印加された７ビツトのアドレ
スデータが切換ゲート（４）を介して出力される様にし
、ＥＰＲＯＭ（１）の所定アドレスに記憶されている８
ビツトのプログラムデータが切換ゲート（１８）を介し
て出力される様にする。また書き込み制御信号をｒＯ」
に設定すルコトニヨッテ、ＥＰＲＯＭ（１）及びデータ
保護用ＥＰＲＯＭ（９）を読み出しモードにすると共に
、バッファ（２３）を駆動状態とする。更にデータ保護
用ＥＰＲＯＭ（９）を初期状態に設定すると共に、読み
出し許可レジスタ（１２）をリセット信号にてリセット
することによって、データ保護用ＥＰＲＯＭ（９）及び
読み出し許可レジスタ（１２）の内容を同一値とし、−
数棟出回路（１４）から「１」の−数構出出力が得られ
る状態にしておけばよい。これよりＥ　Ｆ　ＲＯＭ（１
）の所定アドレスが順次アクセスされる度に、ＥＰＲＯ
Ｍ（１）の指定アドレスに記憶されている８ビツトのプ
ログラムデータが、該Ｅ　Ｆ　ＲＯＭ（１）の８ビツト
のデータ入出力端子りから順次読み出きれ、８ビツトの
該プログラムデータは、ＡＮＤゲート（１７〉、切換ゲ
ート（１８）、及びバッファ（２３）を介して８個の入
出力ボート（１５）から順次出力され、即ちプログラム
データのチェックが為されることになる。

そしてＥＰＲＯＭ（１）から読み出されたプログラムデ
ータのチェック終了後、入出力ボート（１５）からの該
プログラムデータの出力を禁止することによって、ＥＰ
ＲＯＭ（１）に記憶されているプログラムデータの機密
を保護する場合、即ちＥＰＲＯＭ（１）の記憶内容をユ
ーザーに知られない様にする場合、プログラムモード信
号を「１」に設定することによって、バッファ（１１）
を駆動状態とし、８ビツトのプログラム保護データをバ
ッファ（１１）を介してデータ保護用ＥＰＲＯＭ（９）
に書き込めばよい。これよりデータ保護用ＥＰＲＯＭ（
９）及び読み出し許可レジスタ（１２）の内容が異なる
ことから、−数棟出回路（１４）から「０」出力が得ら
れ、ＡＮＤゲート（１７）が遮断されてしまい、従って
ＥＰＲＯＭ（１）に記憶きれているプログラムデータが
入出力ボート（１５）から出力されることは禁止され、
該プログラムデータの機密が保護されることになる。即
ちデータ保護用ＥＰＲＯＭ（９）の記憶内容と同一内容
を読み出し許可レジスタ（１２）にセットしない限り、
プログラムデータの機密は保護されることになる。ここ
で前述した読み出し許可レジスタ（１２）へのデータセ
ットが可能なのは、ＥＰＲＯＭ（１）にプログラムデー
タを書き込んだ側のみであり、この読み出し許可レジス
タ（１２）へのデータセットはユーザーには未開放とさ
れている。

尚、データ保護用ＥＰＲＯＭ（９）は、ＥＰＲＯＭ（１
）内部においてプログラムデータの書き込みが禁止され
ている独立した記憶領域に含まれた構成であってもよい
。

（ト）発明の効果 本発明によれば、ＥＰＲＯＭを内蔵した１チツプマイク
ロコンピユータにおいて、ＥＰＲＯＭに記憶されたプロ
グラムデータのデバッグ機能を損うことなく、該プログ
ラムデータのｊａ密を確実に保護できる利点が得られる
。

ピユータのプログラムデータ機密保護回路を示す回路図
で、ある。

（１）・・・ＥＰＲＯＭ、　　（９）・・・データ保護
用ＥＰＲＯＭ、　　（１２）・・・読み出し許可レジス
タ、　（１４）・・・−数棟出回路。

Claims (2)

【特許請求の範囲】
1. （１）プログラムデータの書き込み／読み出しが可能な
   第１のＥＰＲＯＭを内蔵し、該第１のＥＰＲＯＭに記憶
   されているプログラムデータのチェックを実行しない時
   、該プログラムデータの読み出しを禁止することによっ
   て、該プログラムデータの機密を保護するＥＰＲＯＭ内
   蔵マイクロコンピュータのプログラムデータ機密保護回
   路において、 前記第１のＥＰＲＯＭに記憶されているプログラムデー
   タを機密保護する為のプログラム保護データの書き込み
   ／読み出しが可能な第２のＥＰＲＯＭと、 前記第１のＥＰＲＯＭからプログラムデータの読み出し
   を許可する為の読み出し許可データがセットされる読み
   出し許可レジスタと、 前記第２のＥＰＲＯＭに記憶されたプログラム保護デー
   タ及び前記読み出し許可レジスタにセットされた読み出
   し許可データの内容の一致を検出する一致検出回路とを
   備え、 前記プログラム保護データ及び前記読み出し許可データ
   が一致した時に発生する前記一致検出回路の一致検出出
   力によって、前記第１のＥＰＲＯＭに記憶されているプ
   ログラムデータの読み出しチェックを実行させることを
   特徴とするＥＰＲＯＭ内蔵マイクロコンピュータのプロ
   グラムデータ機密保護回路。
2. （２）前記第２のＥＰＲＯＭは、前記第１のＥＰＲＯＭ
   内部においてプログラムデータの書き込みが禁止されて
   いる独立した領域に構成されることを特徴とした請求項
   （１）記載のＥＰＲＯＭ内蔵マイクロコンピュータのプ
   ログラムデータ機密保護回路。