JPH02139975A - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法Info
- Publication number
- JPH02139975A JPH02139975A JP63291082A JP29108288A JPH02139975A JP H02139975 A JPH02139975 A JP H02139975A JP 63291082 A JP63291082 A JP 63291082A JP 29108288 A JP29108288 A JP 29108288A JP H02139975 A JPH02139975 A JP H02139975A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- impurity
- ion implantation
- type
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
不純物イオンを注入することで領域が形成される半導体
受光素子を製造する方法の改良に関し、イオン注入法で
不純物領域を形成した場合に発生する結晶欠陥の影響に
依る暗電流を低減させた半導体受光素子が得られるよう
にすることを目的とし、 化合物半導体基板に同一導電型を示す不純物を選択的に
イオン注入しアバランシェ増倍を起こす高電界領域を限
定する為の不純物領域を形成する工程と、次いで、該化
合物半導体基板の表面から前記イオン注入に於けるイオ
ンの飛程を越えない範囲で適宜の深さをエツチングして
除去する工程と、次いで、前記表面がエツチングされた
化合物半導体基板上に同一導電型の化合物半導体層をエ
ピタキシャル成長させる工程とが含まれてなるよう構成
する。
受光素子を製造する方法の改良に関し、イオン注入法で
不純物領域を形成した場合に発生する結晶欠陥の影響に
依る暗電流を低減させた半導体受光素子が得られるよう
にすることを目的とし、 化合物半導体基板に同一導電型を示す不純物を選択的に
イオン注入しアバランシェ増倍を起こす高電界領域を限
定する為の不純物領域を形成する工程と、次いで、該化
合物半導体基板の表面から前記イオン注入に於けるイオ
ンの飛程を越えない範囲で適宜の深さをエツチングして
除去する工程と、次いで、前記表面がエツチングされた
化合物半導体基板上に同一導電型の化合物半導体層をエ
ピタキシャル成長させる工程とが含まれてなるよう構成
する。
本発明は、不純物イオンを注入することで領域が形成さ
れる半導体受光素子を製造する方法の改良に関する。
れる半導体受光素子を製造する方法の改良に関する。
現在、高速の光通信システムが必要とされていることは
云うまでもないことであり、それに伴つて各種光関係部
材の高性能化が要求され、半導体受光素子も例外ではな
い。
云うまでもないことであり、それに伴つて各種光関係部
材の高性能化が要求され、半導体受光素子も例外ではな
い。
前記要求に応える為、化合物半導体を材料とする受光素
子が実現されているが、それを製造する際、イオン注入
法を適用して不純物領域を形成することが不可欠である
。
子が実現されているが、それを製造する際、イオン注入
法を適用して不純物領域を形成することが不可欠である
。
第８図及び第９図は従来の化合物半導体受光素子の要部
切断側面図を表している。
切断側面図を表している。
図に於いて、１はｎ型ＩｎＰ基板、２はＳｔをイオン注
入して形成したｎ型領域、３はＢｅをイオン注入して形
成したｐ型頭域、４はＢｅをイオン注入して形成したｐ
型頭域、５はＣｄを拡散して形成したｐ＋型領領域それ
ぞれ示している。
入して形成したｎ型領域、３はＢｅをイオン注入して形
成したｐ型頭域、４はＢｅをイオン注入して形成したｐ
型頭域、５はＣｄを拡散して形成したｐ＋型領領域それ
ぞれ示している。
図示例から判るように、このような化合物半導体受光素
子を製造する場合、イオン注入法を多用しなければなら
ない。
子を製造する場合、イオン注入法を多用しなければなら
ない。
〔発明が解決しようとする課題〕
一般に、イオン注入法を実施した場合、イオンの照射で
発生する結晶欠陥の回復が常に問題となる。
発生する結晶欠陥の回復が常に問題となる。
即ち、イオン照射に依る損傷を回復するには熱処理を行
うのであるが、化合物半導体は熱的な耐性に乏しく、ｓ
ｉ半導体のように高温の熱処理を施して結晶欠陥を完全
に回復することは難しい。
うのであるが、化合物半導体は熱的な耐性に乏しく、ｓ
ｉ半導体のように高温の熱処理を施して結晶欠陥を完全
に回復することは難しい。
通常、半導体受光素子に結晶欠陥が存在した場合、暗電
流が増加し、高感度化や高速応答性を期待することがで
きない。
流が増加し、高感度化や高速応答性を期待することがで
きない。
本発明は、イオン注入法で不純物領域を形成した場合に
発生する結晶欠陥の影響に依る暗電流を低減させた半導
体受光素子を提供しようとする。
発生する結晶欠陥の影響に依る暗電流を低減させた半導
体受光素子を提供しようとする。
第１図及び第２図は本発明の原理を解説する為の半導体
結晶中の不純物分布プロファイル及び結晶欠陥分布プロ
ファイルを表す線図であり、横軸には半導体結晶の表面
からの深さ方向の距離、また、縦軸には不純物及び結晶
欠陥の密度をそれぞれ採っである。
結晶中の不純物分布プロファイル及び結晶欠陥分布プロ
ファイルを表す線図であり、横軸には半導体結晶の表面
からの深さ方向の距離、また、縦軸には不純物及び結晶
欠陥の密度をそれぞれ採っである。
図に於いて、実線は不純物の分布を示す線、破線は結晶
欠陥の分布を示す線、−点鎖線はエツチング後の表面を
示す線、ＲＦは不純物分布のピーク位Ｗ（イオン飛程）
である。
欠陥の分布を示す線、−点鎖線はエツチング後の表面を
示す線、ＲＦは不純物分布のピーク位Ｗ（イオン飛程）
である。
第１図から明らかなように、半導体結晶に不純物イオン
を注入した場合、半導体結晶表面から内部に向かって分
布する不純物のプロファイルは、ＬＳＳ理論に依って計
算されるガウス分布に略−致したものとなる。これに対
し、イオン注入に依って発生する結晶欠陥に関する同様
な分布のプロファイルは、不純物分布のピーク位置Ｒ１
の７０乃至８０〔％〕の位置に分布のピークが存在する
ことが確認されている。
を注入した場合、半導体結晶表面から内部に向かって分
布する不純物のプロファイルは、ＬＳＳ理論に依って計
算されるガウス分布に略−致したものとなる。これに対
し、イオン注入に依って発生する結晶欠陥に関する同様
な分布のプロファイルは、不純物分布のピーク位置Ｒ１
の７０乃至８０〔％〕の位置に分布のピークが存在する
ことが確認されている。
そこで、本発明に於いては、第２図に見られるように、
半導体結晶の表面から０．７ＲＰ−ＲＰの深さまでをエ
ツチングすることに依って結晶欠陥の大部分を除去し、
必要な半導体結晶層は後からエピタキシャル成長させる
ものである。
半導体結晶の表面から０．７ＲＰ−ＲＰの深さまでをエ
ツチングすることに依って結晶欠陥の大部分を除去し、
必要な半導体結晶層は後からエピタキシャル成長させる
ものである。
このようなことから、本発明に於ける半導体受光素子の
製造方法に於いては、化合物半導体基板（例えばｎ型１
ｎＰ基板１１）に同一導電型を示す不純物を選択的にイ
オン注入しアバランシェ増倍を起こす高電界領域を限定
する為の不純物領域（例えばｎ型不純物領域１３）を形
成する工程と、次いで、該化合物半導体基板の表面から
前記イオン注入に於けるイオンの飛程（例えば不純物分
布のピーク位置ＲＰ）を越えない範囲で適宜の深さをエ
ツチングして除去する工程と、次いで、前記表面がエツ
チングされた化合物半導体基板上に同一導電型の化合物
半導体層（例えばｎ型１ｎＰ層１４）をエピタキシャル
成長させる工程とが含まれてなるよう構成する。
製造方法に於いては、化合物半導体基板（例えばｎ型１
ｎＰ基板１１）に同一導電型を示す不純物を選択的にイ
オン注入しアバランシェ増倍を起こす高電界領域を限定
する為の不純物領域（例えばｎ型不純物領域１３）を形
成する工程と、次いで、該化合物半導体基板の表面から
前記イオン注入に於けるイオンの飛程（例えば不純物分
布のピーク位置ＲＰ）を越えない範囲で適宜の深さをエ
ツチングして除去する工程と、次いで、前記表面がエツ
チングされた化合物半導体基板上に同一導電型の化合物
半導体層（例えばｎ型１ｎＰ層１４）をエピタキシャル
成長させる工程とが含まれてなるよう構成する。
前記手段を採って製造された半導体受光素子の暗電流は
大変少なくなる。
大変少なくなる。
第３図は前記半導体結晶表面からのエツチング深さと暗
電流との関係を表す線図であり、横軸にはエツチング深
さを、また、縦軸には暗電流をそれぞれ採ってあり、−
点鎖線はイオン注入をしていない半導体受光素子に関す
る暗電流を示している。
電流との関係を表す線図であり、横軸にはエツチング深
さを、また、縦軸には暗電流をそれぞれ採ってあり、−
点鎖線はイオン注入をしていない半導体受光素子に関す
る暗電流を示している。
このデータは、ＩｎＰ結晶に不純物としてＳｌを注入し
た試料に対し、降伏電圧の９０（％〕のバイアス電圧■
ヨを印加した状態で測定することに依って得られたもの
である。
た試料に対し、降伏電圧の９０（％〕のバイアス電圧■
ヨを印加した状態で測定することに依って得られたもの
である。
図から明らかなように、エツチングを深くする程、暗電
流は少なくなり、表面から不純物濃度のピーク位置Ｒ７
の近傍までを除去すると、イオン注入をしていないもの
と略同じレベルになる。
流は少なくなり、表面から不純物濃度のピーク位置Ｒ７
の近傍までを除去すると、イオン注入をしていないもの
と略同じレベルになる。
第４図乃至第７図は本発明一実施例について解説する為
の工程要所に於ける半導体受光素子の要部切断側面図を
表し、以下、これ等の図を参照しつつ説明する。
の工程要所に於ける半導体受光素子の要部切断側面図を
表し、以下、これ等の図を参照しつつ説明する。
第４図参照
（１） 不純物濃度が例えば５ Ｘ Ｉ Ｑ ｌ５（
ｃｆｆｉ−’）程度であるｎ型１ｎＰ基板１１に通常の
フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、高電界領域限定用不純物領域の
形成予定部分上に開口１２Ａを有し且つ厚さが少なくと
も３〔μｍ〕以上であるフォト・レジスト膜１２を形成
する。尚、このフォト・レジスト膜１２は注入イオンが
半導体に侵入するのを阻止する為に設けるものであり、
従って、加速エネルギに対応して厚さを調節することが
必要である。
ｃｆｆｉ−’）程度であるｎ型１ｎＰ基板１１に通常の
フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、高電界領域限定用不純物領域の
形成予定部分上に開口１２Ａを有し且つ厚さが少なくと
も３〔μｍ〕以上であるフォト・レジスト膜１２を形成
する。尚、このフォト・レジスト膜１２は注入イオンが
半導体に侵入するのを阻止する為に設けるものであり、
従って、加速エネルギに対応して厚さを調節することが
必要である。
（２） イオン注入法を適用することに依り、フォト
・レジスト膜１２の開口１２Ａを介して例えばＳｉイオ
ンの打ち込みを行う。
・レジスト膜１２の開口１２Ａを介して例えばＳｉイオ
ンの打ち込みを行う。
この場合のイオン注入に於ける諸条件を例示すると、
ドーズ量＝ ２〜３ Ｘ １０Ｉ２（ｃｎ＋−”）加速
エネルギ：３００乃至４００（ＫｅＶ）である。
エネルギ：３００乃至４００（ＫｅＶ）である。
このようにすると、Ｓｉの分布は、ｎ型ＩｎＰ基板１の
表面から０．３〜０．４ （、ｃｒｍ）の深さにピーク
を持つようになる。即ち、ＲＰ ＝０．３〜０．４ Ｃ
μｍ） である。
表面から０．３〜０．４ （、ｃｒｍ）の深さにピーク
を持つようになる。即ち、ＲＰ ＝０．３〜０．４ Ｃ
μｍ） である。
第５図参照
（３） フォト・レジスト膜１２を除去した後、ｎ型
ＩｎＰ基板１１の結晶性に影響を与えない程度の熱処理
を行い、前記工程（２）で注入したＳ、ｉを活性化して
実質的に動作可能なｎ型不純物領域１３を生成させる。
ＩｎＰ基板１１の結晶性に影響を与えない程度の熱処理
を行い、前記工程（２）で注入したＳ、ｉを活性化して
実質的に動作可能なｎ型不純物領域１３を生成させる。
具体的には、温度７００（’ｔｌ：）、時間３０〔分〕
の熱処理をリン（Ｐ）雰囲気中で実施するものであり、
この際、イオン注入で発生した結晶欠陥の一部は消滅す
る。
の熱処理をリン（Ｐ）雰囲気中で実施するものであり、
この際、イオン注入で発生した結晶欠陥の一部は消滅す
る。
このｎ型不純物領域１３は電流増倍を行う高電界領域を
限定する役割を果たすことは云うまでもない。
限定する役割を果たすことは云うまでもない。
（４）通常の化学エツチング法などを適用することに依
り、ＩｎＰ基板ｌの表面を例えば０． ２乃至０．３〔
μｍ〕程度エツチングし、結晶欠陥が多く含まれる部分
を除去する。尚、第５図では、除去された部分を破線で
表しである。
り、ＩｎＰ基板ｌの表面を例えば０． ２乃至０．３〔
μｍ〕程度エツチングし、結晶欠陥が多く含まれる部分
を除去する。尚、第５図では、除去された部分を破線で
表しである。
第６図参照
（５） 液相エピタキシャル成長（ｌｉｑｕｉｄ
ｐｈａｓａ ｅｐｉｔａｘｙ：ＬＰＥ）法或いは気相
エピタキシャル成長（ｖａｐｏｒ ｐｈａｓｅ ｅ
ｐｉｔａｘｙ：ＶＰＥ）法など良質の化合物半導体結晶
をエピタキシャル成長させることができる技法を適用す
ることに依り、厚さが例えば１乃至３〔μｍ〕程度、好
ましくは２〔μｍ〕のｎ型１ｎＰ層１４を形成する。
ｐｈａｓａ ｅｐｉｔａｘｙ：ＬＰＥ）法或いは気相
エピタキシャル成長（ｖａｐｏｒ ｐｈａｓｅ ｅ
ｐｉｔａｘｙ：ＶＰＥ）法など良質の化合物半導体結晶
をエピタキシャル成長させることができる技法を適用す
ることに依り、厚さが例えば１乃至３〔μｍ〕程度、好
ましくは２〔μｍ〕のｎ型１ｎＰ層１４を形成する。
第７図参照
（６）通常の技法で適宜のマスクを形成してから、気相
拡散法を適用することに依り、ｎ型ＩｎＰ層１４にＣｄ
或いはＺｎなどの適当なｐ型不純物を拡散してｐｎ接合
生成用のｐ型不純物領域１５を形成する。
拡散法を適用することに依り、ｎ型ＩｎＰ層１４にＣｄ
或いはＺｎなどの適当なｐ型不純物を拡散してｐｎ接合
生成用のｐ型不純物領域１５を形成する。
この不純物拡散は、不純物ソースに例えばリン化カドミ
ウム（Ｃｄ３Ｐｚ）を用い、また、温度を例えば５５０
（℃）として行い、ｐｎ接合位置がｎ型不純物領域１３
から例えば０．１乃至０．５〔μｍ〕程度表面側に位置
するよう拡散時間を制御すると良い。
ウム（Ｃｄ３Ｐｚ）を用い、また、温度を例えば５５０
（℃）として行い、ｐｎ接合位置がｎ型不純物領域１３
から例えば０．１乃至０．５〔μｍ〕程度表面側に位置
するよう拡散時間を制御すると良い。
（７） 通常の技法を適用することに依り、透光性の
パッシベーション膜１６の形成や電極１７及び１８の形
成などを行って完成する。
パッシベーション膜１６の形成や電極１７及び１８の形
成などを行って完成する。
このようにして作成した半導体受光素子では、ｎ型不純
物領域１３に於ける不純物濃度が５〜６Ｘ Ｉ Ｏ１６
（ｅｌｍ−’）であって、逆バイアス電圧を印加した場
合、他の部分に比較して低い電圧でアバランシェ降伏し
、従って、その近傍でアバランシェ増倍が発生し、周辺
ではブレーク・ダウンが起きない良好な増倍特性を有す
る。
物領域１３に於ける不純物濃度が５〜６Ｘ Ｉ Ｏ１６
（ｅｌｍ−’）であって、逆バイアス電圧を印加した場
合、他の部分に比較して低い電圧でアバランシェ降伏し
、従って、その近傍でアバランシェ増倍が発生し、周辺
ではブレーク・ダウンが起きない良好な増倍特性を有す
る。
本発明に依る半導体受光素子の製造方法に於いては、化
合物半導体基板に不純物を選択的にイオン注入しアバラ
ンシェ増倍を起こす高電界領域を限定する為の不純物領
域を形成し、該化合物半導体基板の表面から前記イオン
注入に於けるイオンの飛程を越えない範囲で適宜の深さ
をエツチングして除去し、前記化合物半導体基板上に化
合物半導体層をエピタキシャル成長させるようにしてい
る。
合物半導体基板に不純物を選択的にイオン注入しアバラ
ンシェ増倍を起こす高電界領域を限定する為の不純物領
域を形成し、該化合物半導体基板の表面から前記イオン
注入に於けるイオンの飛程を越えない範囲で適宜の深さ
をエツチングして除去し、前記化合物半導体基板上に化
合物半導体層をエピタキシャル成長させるようにしてい
る。
前記構成を採ることに依り、半導体基板にイオン注入し
た為に発生する結晶欠陥の大部分は除去されてしまい、
その結果、暗電流は低減され、感度や応答性が向上する
。
た為に発生する結晶欠陥の大部分は除去されてしまい、
その結果、暗電流は低減され、感度や応答性が向上する
。
第１図及び第２図は本発明の原理を解説する為の半導体
結晶中の不純物分布プロファイル及び結晶欠陥分布プロ
ファイルを表す線図、第３図は半導体結晶表面からのエ
ツチング深さと暗電流との関係を表す線図、第４図乃至
第７図は本発明一実施例について解説する為の工程要所
に於ける半導体受光素子の要部切断側面図、第８図及び
第９図は従来の化合物半導体受光素子の要部切断側面図
をそれぞれ表している。 図に於いて、１１はｎ型１ｎＰ基板、１２はフォト・レ
ジスト膜、１２Ａは開口、１３はｎ型不純物領域、１４
はｎ型１ｎＰ層、１５はｐ型不純物領域、１６はバンシ
ベーション膜、１７並びに１８は電極をそれぞれ示して
いる。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 表面 深さ 第１図 エツチング深さ〔μｍ〕 半導体結晶表面からのエツチング 深さと暗電流との関係を表す線図 第２図 第 図 第４図 第５図 於ける半導体受光素子の要部切断側面図第 図 於ける半導体受光素子の要部切断側面図第 図
結晶中の不純物分布プロファイル及び結晶欠陥分布プロ
ファイルを表す線図、第３図は半導体結晶表面からのエ
ツチング深さと暗電流との関係を表す線図、第４図乃至
第７図は本発明一実施例について解説する為の工程要所
に於ける半導体受光素子の要部切断側面図、第８図及び
第９図は従来の化合物半導体受光素子の要部切断側面図
をそれぞれ表している。 図に於いて、１１はｎ型１ｎＰ基板、１２はフォト・レ
ジスト膜、１２Ａは開口、１３はｎ型不純物領域、１４
はｎ型１ｎＰ層、１５はｐ型不純物領域、１６はバンシ
ベーション膜、１７並びに１８は電極をそれぞれ示して
いる。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 表面 深さ 第１図 エツチング深さ〔μｍ〕 半導体結晶表面からのエツチング 深さと暗電流との関係を表す線図 第２図 第 図 第４図 第５図 於ける半導体受光素子の要部切断側面図第 図 於ける半導体受光素子の要部切断側面図第 図
Claims (1)
- 【特許請求の範囲】 化合物半導体基板に同一導電型を示す不純物を選択的に
イオン注入しアバランシェ増倍を起こす高電界領域を限
定する為の不純物領域を形成する工程と、 次いで、該化合物半導体基板の表面から前記イオン注入
に於けるイオンの飛程を越えない範囲で適宜の深さをエ
ッチングして除去する工程と、次いで、前記表面がエッ
チングされた化合物半導体基板上に同一導電型の化合物
半導体層をエピタキシャル成長させる工程と が含まれてなることを特徴とする半導体受光素子の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291082A JPH02139975A (ja) | 1988-11-19 | 1988-11-19 | 半導体受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291082A JPH02139975A (ja) | 1988-11-19 | 1988-11-19 | 半導体受光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02139975A true JPH02139975A (ja) | 1990-05-29 |
Family
ID=17764205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63291082A Pending JPH02139975A (ja) | 1988-11-19 | 1988-11-19 | 半導体受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02139975A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013214660A (ja) * | 2012-04-03 | 2013-10-17 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
-
1988
- 1988-11-19 JP JP63291082A patent/JPH02139975A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013214660A (ja) * | 2012-04-03 | 2013-10-17 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498227A (en) | Wafer fabrication by implanting through protective layer | |
| US5157473A (en) | Avalanche photodiode having guard ring | |
| US4949144A (en) | Semiconductor photo-detector having a two-stepped impurity profile | |
| JPH0220073A (ja) | 青色に感応するフオトダイオードの製造方法 | |
| JPS6058686A (ja) | 光検出器及びその製造方法 | |
| JP2573201B2 (ja) | 半導体素子の拡散層形成方法 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| JPS5928392A (ja) | ヘテロ構造を持つプレ−ナ形フオト・ダイオ−ドの製造方法 | |
| US5416030A (en) | Method of reducing leakage current in an integrated circuit | |
| JPS63237484A (ja) | 半導体装置 | |
| JPS61144076A (ja) | 半導体受光素子 | |
| JPS59106165A (ja) | 半導体受光装置の製造方法 | |
| JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
| KR970009732B1 (ko) | 평면형 광검출기의 제조방법 | |
| JPS60173882A (ja) | 半導体装置 | |
| JPH0621503A (ja) | 半導体光検出装置とその製造方法 | |
| JPS6259907B2 (ja) | ||
| JPS5972765A (ja) | 半導体装置の製造方法 | |
| JPS58102573A (ja) | 半導体装置の製造方法 | |
| JPH0241185B2 (ja) | ||
| KR0124562B1 (ko) | 바이폴라소자의 분리층 형성방법 | |
| JPH02253666A (ja) | 半導体受光素子 | |
| JPH01184962A (ja) | 半導体受光素子及びその製造方法 | |
| JPS63114274A (ja) | 半導体受光素子の製造方法 | |
| JPS6269689A (ja) | 半導体受光素子 |