JPH0287715A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH0287715A JPH0287715A JP63239226A JP23922688A JPH0287715A JP H0287715 A JPH0287715 A JP H0287715A JP 63239226 A JP63239226 A JP 63239226A JP 23922688 A JP23922688 A JP 23922688A JP H0287715 A JPH0287715 A JP H0287715A
- Authority
- JP
- Japan
- Prior art keywords
- output circuit
- channel mos
- mos transistor
- output
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
、本発明は、出力回路に関し、特にオープンドレイン型
の出力回路に関する。
の出力回路に関する。
従来、この種の出力回路は第２図に示すようにＮチャネ
ルＭＯＳトランジスタ１のみで構成され、ソースは接地
端子ＧＮＤに、ドレインは出力端子２にそれぞれ接続さ
れ、トレイン側にはＰチャネルＭＯＳトランジスタや負
荷抵抗等がない出力回路である。
ルＭＯＳトランジスタ１のみで構成され、ソースは接地
端子ＧＮＤに、ドレインは出力端子２にそれぞれ接続さ
れ、トレイン側にはＰチャネルＭＯＳトランジスタや負
荷抵抗等がない出力回路である。
このオープンドレイン出力回路は第３図に示すように複
数のオーブントレイン出力回路の出力端子を直接接続し
て使用することができるため、便利で広く使用されてい
る。なお同図において３は負荷抵抗で電源端子ＶＤＤと
出力端子との間に接続される。
数のオーブントレイン出力回路の出力端子を直接接続し
て使用することができるため、便利で広く使用されてい
る。なお同図において３は負荷抵抗で電源端子ＶＤＤと
出力端子との間に接続される。
またオープンドレイン出力回路をテストする場合も機能
的に動作させるためには、第４図に示すように出力端子
２と電源端子ＶＤＤに間に負荷抵抗３を接続する必要が
ある。この特、機能的には入力信号「０」の時は、Ｎチ
ャネルＭＯ９）ランジスタ１がオフするため、出力端子
２は、電源端子Ｖ００レベル「１」が入力信号が「１」
の時はＮチャネルＭＯＳトランジスタ１がオンし、接地
端子ＧＮＤレベルのｒＱＪが出力され、入力信号を反転
するインバータとして動作する。
的に動作させるためには、第４図に示すように出力端子
２と電源端子ＶＤＤに間に負荷抵抗３を接続する必要が
ある。この特、機能的には入力信号「０」の時は、Ｎチ
ャネルＭＯ９）ランジスタ１がオフするため、出力端子
２は、電源端子Ｖ００レベル「１」が入力信号が「１」
の時はＮチャネルＭＯＳトランジスタ１がオンし、接地
端子ＧＮＤレベルのｒＱＪが出力され、入力信号を反転
するインバータとして動作する。
上述した従来の出力回路はテスト使用時にも負荷抵抗を
接続する必要があり不便である。またＬＳＩテスター等
でテス１〜する場合は、測定治具の関係で抵抗値が一定
に固定されている場合が多く、大きな抵抗値が用いられ
ていると、高速テストができない等の欠点もあった。
接続する必要があり不便である。またＬＳＩテスター等
でテス１〜する場合は、測定治具の関係で抵抗値が一定
に固定されている場合が多く、大きな抵抗値が用いられ
ていると、高速テストができない等の欠点もあった。
本発明の目的は上述の′点に鑑みてなされたもので、テ
スト使用時には負荷抵抗を付けなくてもすむ出力回路を
提供することにある。
スト使用時には負荷抵抗を付けなくてもすむ出力回路を
提供することにある。
本発明の出力回路はＰチャネルＭＯＳトランジスタを負
荷として、通常使用時は、このＰチャネルＭＯＳトラン
ジスタを常時オフさせることによりオープンドレイン出
力回路として機能し、テスト時には、このＰチャネルＭ
ＯＳトランジスタは負荷として機能するような切り換え
手段を有している。
荷として、通常使用時は、このＰチャネルＭＯＳトラン
ジスタを常時オフさせることによりオープンドレイン出
力回路として機能し、テスト時には、このＰチャネルＭ
ＯＳトランジスタは負荷として機能するような切り換え
手段を有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路図である。
第１図おいては４はＰチャネルＭＯＳトランジスタ、５
はインバータ、６はオアゲートである。
はインバータ、６はオアゲートである。
そこで動作を説明すると通常使用時はテスト信号はｒ□
、であるためインバータ５の出力は「１」になりオアゲ
ート６の出力も「１」となり、ＰチャネルＭＯＳトラン
ジスタはオフし、ＮチャネルＭＯＳトランジスタｌのみ
が入力信号を受ける通常のオーブンドレイン回路として
機能する。またテスト時にはテスト信号が「１」になる
ためインバータ５の出力はｒ□、になり入力信号はオア
ゲート６を通してＰチャネルＭＯＳトランジスタ４のゲ
ートにも与えられている。すなわちテスト時は、Ｎチャ
ネルＭＯＳトランジスタ１とＰチャネルＭＯＳトランジ
スタ４とでインバータを構成し、入力信号を反転する出
力回路とし機能する。
、であるためインバータ５の出力は「１」になりオアゲ
ート６の出力も「１」となり、ＰチャネルＭＯＳトラン
ジスタはオフし、ＮチャネルＭＯＳトランジスタｌのみ
が入力信号を受ける通常のオーブンドレイン回路として
機能する。またテスト時にはテスト信号が「１」になる
ためインバータ５の出力はｒ□、になり入力信号はオア
ゲート６を通してＰチャネルＭＯＳトランジスタ４のゲ
ートにも与えられている。すなわちテスト時は、Ｎチャ
ネルＭＯＳトランジスタ１とＰチャネルＭＯＳトランジ
スタ４とでインバータを構成し、入力信号を反転する出
力回路とし機能する。
以上説明したように本発明の出力回路はＰチャネルＭＯ
Ｓトランジスタを負荷として、通常使用時はこれを常時
オフさせることにより通常のオーブンドレイン出力回路
として機能し、テスト使用時にはＮチャネルＭＯＳトラ
ンジスタと共にインバータとして機能するので、負荷抵
抗を接続して測定する必要がなく使用上便利であるとい
う効果がある。
Ｓトランジスタを負荷として、通常使用時はこれを常時
オフさせることにより通常のオーブンドレイン出力回路
として機能し、テスト使用時にはＮチャネルＭＯＳトラ
ンジスタと共にインバータとして機能するので、負荷抵
抗を接続して測定する必要がなく使用上便利であるとい
う効果がある。
ブスＦ発号
第１図は本発明の一実施例を示す回路図、第２図は従来
の一例を示す回路図、第３図および第４図は従来の出力
回路の第１と第２の使用例を示す回路図である。 １．１１，１２．ＩＮ・・・ＮチャネルＭＯＳトランジ
スタ、２，２１，２２．２Ｎ・・・出力端子、３・・・
負荷抵抗、Ｓ・・・ＰチャネルＭＯＳトランジスタ、５
・・・インバータ、６・・・オアゲート。
の一例を示す回路図、第３図および第４図は従来の出力
回路の第１と第２の使用例を示す回路図である。 １．１１，１２．ＩＮ・・・ＮチャネルＭＯＳトランジ
スタ、２，２１，２２．２Ｎ・・・出力端子、３・・・
負荷抵抗、Ｓ・・・ＰチャネルＭＯＳトランジスタ、５
・・・インバータ、６・・・オアゲート。
Claims (1)
- ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトラ
ンジスタのソースをそれぞれ電源端子及び接地端子に接
続し、それぞれのドレインを共通に接続して出力端子と
した出力回路において、前記両方のトランジスタで駆動
するか、それとも前記ＰチャネルＭＯＳトラジスタを常
時オフさせることにより、前記Ｎチャネルトランジスタ
のみで駆動するかの切り換え手段を有することを特徴と
する出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239226A JPH0287715A (ja) | 1988-09-22 | 1988-09-22 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239226A JPH0287715A (ja) | 1988-09-22 | 1988-09-22 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0287715A true JPH0287715A (ja) | 1990-03-28 |
Family
ID=17041623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63239226A Pending JPH0287715A (ja) | 1988-09-22 | 1988-09-22 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0287715A (ja) |
-
1988
- 1988-09-22 JP JP63239226A patent/JPH0287715A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH041440B2 (ja) | ||
| JP2654352B2 (ja) | 半導体集積回路 | |
| JPH01317022A (ja) | 電源切り換え回路 | |
| JPH0498173A (ja) | 半導体回路 | |
| JP3157683B2 (ja) | 半導体集積回路の静止時電流測定法、半導体集積回路 | |
| JPH0287715A (ja) | 出力回路 | |
| JPH05302960A (ja) | アナログ・ディジタル混在マスタ | |
| KR950001875A (ko) | 반도체 집적회로장치 | |
| JP2968642B2 (ja) | 集積回路装置 | |
| JPH05259879A (ja) | 入出力バッファ | |
| JPH0231896B2 (ja) | ||
| JP3052312B2 (ja) | 出力バッファ回路 | |
| JPH0448277A (ja) | 半導体集積回路 | |
| JPS63186462A (ja) | 半導体集積回路 | |
| JP2541289B2 (ja) | 出力回路 | |
| JPH04301921A (ja) | インバータ回路 | |
| JP3348679B2 (ja) | 半導体集積回路 | |
| JP2896955B2 (ja) | 集積回路装置のテスト方法 | |
| JPS6138576A (ja) | 半導体集積回路 | |
| JPH04373310A (ja) | 出力バッファ回路 | |
| JPH08162937A (ja) | 半導体装置の出力回路 | |
| JPS61223671A (ja) | シユミツトトリガ入力バツフア回路 | |
| JPH0376407A (ja) | 演算増幅器 | |
| JPH04138387A (ja) | 半導体集積回路装置 | |
| JPH03143018A (ja) | 半導体集積回路装置 |