JPH02143364A - 処理の優先制御方法およびプロセッサシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、コンピュータシステムにおけるプロセッサの
制御方法に係り、特に、入力データ量と出力データ量に
大きなひらきがある場合にプロセッサの処理速度を向上
させるのに好適な処理の優先制御方法およびプロセッサ
システムに関する。

［従来の技術］ 一般に、イメージデータの符号化処理および復号化処理
を行うイメージプロセッサのように特定のデータ処理を
行う処理プロセッサにおいては、入力バッファを介して
受けた入力データに対して当該特定の処理を施して生成
した出力データを出カバソファを介して出力する。この
ようなプロセッサは、処理の進行に伴い、入力バッファ
と出カバソファの状態に応じて、制御プロセッサ等の制
御側にリード要求またはライト要求を発する。制御側は
この要求に盲目的に応答してリードあるいはライ１−の
指令を出力する。データリード要求とデータライト要求
とが同時に出力された場合には、−律に、一方の要求（
例えば、リード要求）を礎先する方式どなっている。

なお、この種の方式として関連するものには、特開昭５
８−８８９７１号公報、同５８−７１７６８号公報等に
開示されたものがある。

［（ａ明が解決しようとする課題］ 上記処理プロセッサにおいては、人カバソファおよび出
力バッファの状態により、内部のデータ処理ブロックの
動作を中断あるいは再開する。例えば、入力バッファが
空になったときは、処理すべき入力データがないのでデ
ータ処理が中断され、また、出力バッファが満杯になっ
たときは、後続の出力データにより出カバソファ内の出
力データを破壊しないために、データ処理が中断され、
いずれも待ち状態となる。待ち状態となったデータ処理
は、入力バッファに入力データを読み込んだ（リード）
後、あるいは出力バッファから出力データを出力した（
ライト）後、再開される６ところで、特定のプロセッサ
では、入力データと出力データの量が著しく異なり、し
かも、両データ量の大小関係は、処理内容によって変わ
る。

例えば、上記イメージプロセッサでは、イメージデータ
量の方がコードデータ量より多いので、符号化処理では
、入力データが出力データより多く、逆に、復号処理で
は、出力データが入力データより多い。このため、復号
処理においては、出力バッファが満杯になる可能性が高
く、他方、符号化処理においては、入力バッファが空に
なる可能性が高い。

しかしながら、上記従来技術では、処理プロセッサから
リード要求およびライト要求が同時に発生した場合に、
常に、その一方、例えばリード要求を優先するようにな
っていたので、符号化処理には好都合であったが、復号
処理には適当でなかった。すなわち、従来は、処理プロ
セッサの有する処理速度を最大限に引き出せないという
問題があった。

本発明の目的は、処理の内容によって、リード、ライト
等の動作要求の優先順位を変更することにより、処理中
断による待ち時間を短縮し、処理速度を向上させること
ができる処理の優先制御方法、並びにこの方法を実施す
るプロセッサシステムおよび制御プロセッサを提供する
ことにある。

［課題を解決するための手段］ 上記目的を達成するために、本発明による処理の優先制
御方法は、複数の処理を実行可能な処理プロセッサによ
る処理の際に、同時に実行できない複数の動作要求が同
時に生じた場合、上記複数の動作要求のうちいずれを優
先するかを、当該処理の内容によって、変更するように
したものである。

本発明を適用して好適な処理プロセッサは、入力データ
と出力データの量に著しいひらきがあり、しかも、処理
内容によってその大小関係が逆転するようなプロセッサ
である。例えば、イメージデータの符号化処理および復
号処理を実行するイメージプロセッサであり、上記同時
に実行できない複数の動作は、上記イメージプロセッサ
によるメモリのリード動作およびライト動作である６本
発明による処理の優先制御方法は、複数の処理プロセッ
サと、該複数の処理プロセッサからの動作要求に応じて
当該処理プロセッサの動作を制御する制御プロセッサと
を備えたシステムにも適用でき、その場合には、同時に
複数の処理プロセッサから上記制御プロセッサに対して
動作要求が発生した場合の優先順位を、当該動作要求発
生時点の各処理プロセッサの処理の内容に応じて、決定
するようにする。

また、本発明によるプロセッサシステムは、複数の処理
を実行可能な処理プロセッサと、該処理プロセッサから
の動作要求に応じて当該処理プロセッサの動作を制御す
る制御プロセッサとを備えたシステムにおいて、上記処
理プロセッサから同時に複数の動作要求が発生した場合
に、各動作要求の優先順位を定めた優先順位決定手段と
、当該動作要求発生時点の上記処理プロセッサの処理内
容に応じて、上記優先順位決定の優先順位を変更する優
先順位変更手段とを設けたことを特徴とするものである
。

上記優先順位決定手段および優先順位変更手段は上記制
御プロセッサに設けることができる。

上記優先順位変更手段は５例えば、上記プロセッサの処
理の内容に応じて異なる値が設定されるレジスタであり
、上記優先順位決定手段は上記レジスタの設定値により
優先順位が制御されるプライオリティコンバータである
。

また、本発明による制御プロセッサは、複数の処理を実
行可能な処理プロセッサとともに用いられ、該処理プロ
セッサからの動作要求に応じて当該処理プロセッサの動
作を制御する制御プロセッサであって、上記処理プロセ
ッサから同時に複数の動作要求が発生した場合に、各動
作要求の優先順位を定めた優先順位決定手段と、当該動
作要求発生時点の上記処理プロセッサの処理内容に応じ
て、上記優先順位決定手段の優先順位を変更する優先順
位変更手段とを設けたことを特徴とするものである。

本発明による制御プロセッサは、他の見地によれば、複
数の処理を実行可能な処理プロセッサとともに用いられ
る制御プロセッサであって、上記処理プロセッサからの
動作要求フラグを〜時保持するラッチを有し、該ラッチ
の内容に従って上記処理プロセッサに動作指令を出力す
る制御プロセッサにおいて、上記処理プロセッサの処理
内容に応じた値を保持するレジスタと、上記処理プロセ
ッサから複数の異なる動作要求フラグが同時に発生した
とき優先的に」１記ラッチへ出力する動作要求フラグを
、上記レジスタの値に応じて変更するプライオリティコ
ンバータとを設けたことを特徴とするものである。

［作用］ 以下、本発明の代表的な作用を説明する。

本発明では、処理プロセッサの処理の内容に応じて、処
理プロセッサからの動作要求に対する制御プロセッサの
応答の優先順位を変更する。例えば、イメージプロセッ
サにおいて５復号処理ではライト要求をリード要求に優
先させ、逆に、符号化処理では、リード要求をライト要
求に優先させる。

そのために、復号処理の実行に際しては、優先順位変更
手段にライト要求優先の設定を行い、符号化処理の実行
に際しては同手段にリード要求優先の設定を行う。これ
に応じて、優先順位決定手段は、イメージプロセッサに
よるデータ処理中に、リード要求およびライト要求が競
合した場合に、優先順位変更手段の設定内容にしたがっ
て、優先順位を決定する。

その結果、例えば、復号処理で開動作要求が競合した場
合、ライト要求を優先させてデータライト指令をイメー
ジプロセッサに午え、これにより、データ量の多い出力
データが出力バッファに満杯となる状態を優先的に回避
する。逆に、符号化処理で開動作要求が競合した場合に
は、リード要求を優先させてデータライト指令をイメー
ジプロセッサに与え、これにより、処Ｊ量の多い入力デ
ータが入力バッファから空になる状態を優先的に回避す
る。

このようにして、処理プロセッサの有する処理速度を最
大限に発揮させ、プロセッサシステムの処理速度を向上
させることができる。

［実施例］ 以下、本発明の一実施例を第１図により説明する。第１
図は本発明に係る複数プロセッサシステムの基本構成を
示すブロック図である。

第１図において、マイクロプロセッサ（Ｍ、ＰＵ）１は
、バスに対して制御信号、アドレスを出力し、メモリ２
、イメージプロセッサ３および制御プロセッサ４との間
でデータを転送できる。メモリ２は、ワークメモリ２１
と表示メモリ２２から構成され、表示メモリ２２は主と
してＣＲＴ５に出力するイメージデータを格納し、ワー
クメモリ２】２は処理の過程で生成されるイメージおよ
びイメージ以外のデータの−・時保存用としてイメージ
プロセッサ３．制御プロセッサ４に利用される３イメー
ジプロセツサ３は、コードデータをイメージデータに変
換する復号処理と、イメージデータをコートデータに変
換する符号化処理とを実行する。そのための構成として
、イメージプロセッサ３は、グロックジェネレータ３１
、データ人出カバンファ３２、入力データカウンタ３３
．出力データカウンタ３４、出力バッファ３５．入力バ
ッファ３６、データ処理ブロック３７、および制御ブロ
ック３８からなる。

制御プロセッサ４はイメージプロセッサ３からのデータ
リード要求フラグあるいはデータライト要求フラグを受
は取り、フラグがデータリードであれば、メモリ２に２
・すしてアドレスと制御信号を出力することによりデー
タをバスにのせ、かつ、データリード指令をイメージプ
ロセッサ３にり、えてデータをリートさせる。また、フ
ラグがデータライトであれば、イメージプロセッサ３に
データライト指令を与えてバスにデータを出力させ、メ
モリ２にそのデータを転送する。そのための構成として
、制御プロセッサ４は、クロックジェネレータ４１．制
御ブロック４２、ラッチ４４２人出力バッファ４６．プ
ライオリテイコンバータ制御レジスタ（優先順位変更手
段）４７、およびプライオリティコンバータ（優先順位
決定手段）４８からなる。

イメージプロセッサ３を利用して復号処理あるいは符号
化処理を実行する場合のフローチャートを第２図に示す
６ 復号処理を行う場合、ＭＰＵ１は制御プロセッサ４のプ
ライオリティコンバータ制御レジスタ４７に人出カバッ
ファ４６を介してＬＬ　Ｉ　ＩＩをライトする。このＩ
Ｉ　Ｉ　ＩＩをライトすることで、プライオリティコン
バータ４８は、イメージプロセッサ３の制御ブロック３
８から受けるデータリード要求フラグとデータライト要
求フラグとが両方ともに立っている場合には、データラ
イト要求フラグのみをラッチ４４に出力する。ＭＰＵＩ
は、プライオリティコンバータ制御レジスタ４７に／ｌ
　Ｌ　ｔｔをライトした後、制御プロセッサ４に対して
、復号処理実行命令を与える。これに応じて制御プロセ
ッサ４は、制御ブロック４２からイメージプロセッサ３
の制御ブロック３８に起動指令を与える。

イメージプロセッサ３は、制御プロセッサ４から起動指
令を受けると、処理すべきコードデータを入力バッファ
３６に入力するため、制御ブロック３８から制御プロセ
ッサ４に対してデータリード要求フラグを出力する。制
御プロセッサ４は、イメージプロセッサ３のデータリー
ド要求フラグをプライオリティコンバータ４８で受は取
り、ラッチ４４に入力する。ラッチ４４の出力結果が制
御ブロック４２でデータリード要求であると判断し、グ
ロックジェネレータ４１でバスの動作と同期をとりメモ
リ２に対してアドレスと制御信号とを出力することによ
り、コードデータが格納されているワークメモリ２１か
らバスにデータを出力させる。この出力時点で、制御ブ
ロック４２からイメージプロセッサ３の制御ブロック３
８にデータリード指令を与える。制御ブロック３８は、
クロックジェネレータ３１でバスの動作と同期をとって
、バスに出力されているコードデータをデータ入出力バ
ッファ３２を介し１人カバソファ３６（ただし、入カバ
ソファ３６は数段のランチからなるＦＩＦＯを構成して
いる）に入力する。同時に、入力データカウンタ３３を
カウントアツプして入力データを計数し、入力バッファ
３６を構成するラッチに空がないかをチエツクする。本
実施例では、カウント値が一定値に達するまで空と判定
される。入力バッファ３６にデータを入力し終わると、
データ処理ブロック３７にコードデータを転送し、その
復号後、出力バッファ３５（ただし、出力バッファ３６
も数段のラッチからなるＦＩＦＯを構成している）にイ
メージデータを転送する。同時に、出力データカウンタ
３４をカウントアツプし、出力バッファ３５がオーバー
フローしないかをチエツクする。本実施例では、カウン
ト値が一定値に達したら、満杯と判定される。

制御ブロック３８は、入力データカウンタ３３と出力デ
ータカウンタ３４の値から出カバソファのオーバーフロ
ーと入カバソファの空状態とをチエツクし、その結果に
応じて制御プロセッサ４にデータリード要求フラグある
いはデータライト要求フラグを出力する。

イメージプロセッサ３が復号処理実行中に、出力バッフ
ァ３５のオーバーフローと入カバソファ３６の空状態と
が同時に発生した場合、前述のようにバッファはともに
数段のラッチで構成されているので、入力バッファ３６
の空状態はデータ入出力バッファ３２に最も近いラッチ
が空になったことを意味し、出力バッファ３５のオーバ
ーフローはデータ入出力バッファ３２に最も近いラッチ
まで満杯になったことを意味する６従って、入カバソフ
ァ３６にはコードデータが残っているが、出力バッファ
３５にはイメージデータが満杯となっている。そこで、
出カバソファ３５からイメージデータを出力する動作を
優先させれば、データ処理ブロック３８の動作を中断す
る期間が短縮され、イメージプロセッサ３全体の処理速
度が向上する。すなわち、上記の場合、制御ブロック３
８からデータリード要求フラグとデータライト要求フラ
グは同時に出力されるが、プライオリティコンバータ４
８はデータライト要求フラグをデータライト要求フラグ
に優先してラッチ４４に出力するので、制御ブロック４
２はイメージプロセッサ３に対してデータライト指令を
与える。これに上り、出力バッファ３５のオーバーフロ
ーで生じるイメージプロセッサ３の処理速度低下を抑え
ることができる。

逆に、符号化処理の場合、ＭＰＵＩはプライオリティコ
ンバータ制御レジスタ４７に０′″をライトする。よっ
て、プライオリティコンバータ４８は、データリード要
求フラグとデータライト要求フラグの両フラグがともに
立って入力された場合、データリード要求フラグをデー
タライト要求フラグに優先してラッチ４４に出力する。

制御プロセッサ４は、ラッチ４４の出力結果を制御ブロ
ック４２でデータライト要求と判断し１表示メモリ２２
からイメージデータをバスに出力させると共に、イメー
ジプロセッサ３にデータリード指令を与え、入力バッフ
ァ３６にイメージデータをラッチさせる。イメージプロ
セッサ３は、このイメージデータをデータ処理ブロック
３７で符号化した後、出力バッファ３５にコードデータ
として転送する。同時に、入力データカウンタ３３と出
力データカウンタ３４の値をチエツクし、制御プロセッ
サ４にデータリード要求フラグあるいはデータライ１−
要求フラグを出力するが２両フラグが同時に出力された
場合にはプライオリティコンバータはデータリード要求
フラグをデータライト要求フラグに優先してラッチ４４
に出力する。したがって、制御ブロック４２は、イメー
ジプロセッサ３に対してデータリード指令を優先して与
え。

入力バッファ３６の空状態で生じるイメージプロセッサ
３の処理速度低下を抑えることができる。

［発明の効果コ 本発明によれば、事前にデータ処理の内容により、出力
データが入力データより多くなる場合と、入力データが
出力データより多くなる場合とを判断し、その結果によ
り処理の優先順位を変更するようにしたので、プロセッ
サの入力バッファが空になること、あるいは出力バッフ
ァが満杯になることによりデータ処理が中断して待ち状
態になる期間を短縮できる。したがって、プロセッサの
処理速度を向上させ、ひいては、システム全体の処理速
度を向上させることができる。

【図面の簡単な説明】

第１図は本発明に係る複数プロセッサシステムの一実施
例のブロック図、第２図は第１図に示したシステム中の
プロセッサの動作を示すフローチャートである。 １・・・マイクロプロセッサ（Ｍ、ＰＵ）、２・・・メ
モリ、２１・・ワークメモリ、２２・・・表示メモリ、
３・・・イメージプロセッサ、４・・・制御プロセッサ
。 ３１・・・クロックジェネレータ、３２・・・データ人
出カバソファ、３３・・・入力データカウンタ、３４・
・・出力データカウンタ、３５・・・出カバソファ、３
６・・入力バッファ、３７・・・データ処理ブロック、
３８・・制御ブロック、４１・・・クロックジェネレー
タ、４２・・・制御ブロック、４４・・・ラッチ、４６
・・・入出力バッファ、４７・・・プライオリティコン
バータ制御レジスタ、４８・・・プライオリティコンバ
ータ。 第２図

Claims (1)

1. 【特許請求の範囲】 １、複数の処理を実行可能な処理プロセッサによる処理
   の際に、同時に実行できない複数の動作要求が同時に生
   じた場合、上記複数の動作要求のうちいずれを優先する
   かを、当該処理の内容によって、変更することを特徴と
   する処理の優先制御方法。 ２、上記処理プロセッサは、イメージデータの符号化処
   理および復号化処理を実行するイメージプロセッサであ
   り、上記同時に実行できない複数の動作は、上記イメー
   ジプロセッサによるメモリのリード動作およびライト動
   作である請求項１記載の処理の優先制御方法。 ３、複数の処理プロセッサと、該複数の処理プロセッサ
   からの動作要求に応じて当該処理プロセッサの動作を制
   御する制御プロセッサとを有するシステムにおいて、同
   時に複数の処理プロセッサから上記制御プロセッサに対
   して動作要求が発生した場合の優先順位を、当該動作要
   求発生時点の各処理プロセッサの処理の内容に応じて、
   決定することを特徴とする処理の優先制御方法。 ４、複数の処理を実行可能な処理プロセッサと、該処理
   プロセッサからの動作要求に応じて当該処理プロセッサ
   の動作を制御する制御プロセッサとを備えたシステムに
   おいて、 上記処理プロセッサから同時に複数の動作要求が発生し
   た場合に、各動作要求の優先順位を定めた優先順位決定
   手段と、 当該動作要求発生時点の上記処理プロセッサの処理内容
   に応じて、上記優先順位決定の優先順位を変更する優先
   順位変更手段とを設けたことを特徴とするプロセッサシ
   ステム。 ５、上記制御プロセッサが上記優先順位決定手段および
   優先順位変更手段を有する請求項４記載のプロセッサシ
   ステム。 ６、上記優先順位変更手段は上記プロセッサの処理の内
   容に応じて異なる値が設定されるレジスタであり、上記
   優先順位決定手段は上記レジスタの設定値により優先順
   位が制御されるプライオリティコンバータである請求項
   ５または６記載のプロセッサシステム。 ７、複数の処理を実行可能な処理プロセッサとともに用
   いられ、該処理プロセッサからの動作要求に応じて当該
   処理プロセッサの動作を制御する制御プロセッサであっ
   て、 上記処理プロセッサから同時に複数の動作要求が発生し
   た場合に、動作要求の優先順位を定めた優先順位決定手
   段と、 当該動作要求発生時点の上記処理プロセッサの処理内容
   に応じて、上記優先順位決定手段の優先順位を変更する
   優先順位変更手段とを設けたことを特徴とする制御プロ
   セッサ。 ８、複数の処理を実行可能な処理プロセッサとともに用
   いられる制御プロセッサであって、上記処理プロセッサ
   からの動作要求フラグを一時保持するラッチを有し、該
   ラッチの内容に従って上記処理プロセッサに動作指令を
   出力する制御プロセッサにおいて、 上記処理プロセッサの処理内容に応じた値を保持するレ
   ジスタと、 上記処理プロセッサから複数の異なる動作要求フラグが
   同時に発生したとき優先的に上記ラッチへ出力する動作
   要求フラグを、上記レジスタの値に応じて変更するプラ
   イオリティコンバータとを設けたことを特徴とする制御
   プロセッサ。