JPH02143958A - ディジタルデータバーストを同期するデバイスと該デバイスを具える装置 - Google Patents

ディジタルデータバーストを同期するデバイスと該デバイスを具える装置

Info

Publication number
JPH02143958A
JPH02143958A JP1211534A JP21153489A JPH02143958A JP H02143958 A JPH02143958 A JP H02143958A JP 1211534 A JP1211534 A JP 1211534A JP 21153489 A JP21153489 A JP 21153489A JP H02143958 A JPH02143958 A JP H02143958A
Authority
JP
Japan
Prior art keywords
signal
frequency
output
input
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1211534A
Other languages
English (en)
Inventor
Jacobus C Schreurs
ヤコブス コルネリス シュレウルス
Rudolf A Horstman
ルドルフ アレン ホルストマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH02143958A publication Critical patent/JPH02143958A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/08Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/083Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical and the horizontal blanking interval, e.g. MAC data signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/93Regeneration of the television signal or of selected parts thereof
    • H04N5/932Regeneration of analogue synchronisation signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0352Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for regeneration of the clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Synchronizing For Television (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は、情報信号を含む時間間隔をおいたディジタル
データバーストにより局部クロック信号を同期するデバ
イスであって、データバーストの周波数は連続信号の周
波数と所与の関係を有している。
(背景技術) ディジタルな光デイスク技術の発展は音声信号およびビ
デオ信号を伝えるディスクを導き、音声信号は慣例とな
っているコンパクトディスク (商標)標準のものであ
り、そしてビデオ信号はMAC標準、特にD2−MAC
に従う特定の高精細度信号のものである。MA(Jjt
準によると、ビデオ信号の(複数を含む)音声チャネル
に対応するディジタルデータバーストは時間多重された
アナログ色度信号と輝度信号を伴っている。そのような
担体を読み取るために、局部クロック(local c
lock)と ビデオ信号のディジタルデータバースト
との間の同期を与える必要がある。
そのような同期は問題が無いわけではない。対応するク
ロックの周波数スペクトルは現在の場合もし情報が固定
的に存在するなら同じである10、125M11zの中
心周波数を示すのみならず、中心帯域の両側に規則正し
く配置されている側波帯を示しく現在の場合には15.
62511zの間隔で)、かつそれは情報が間隔のあい
たバーストを取ると言う理由で生じている。
ディスクの回転は最大28kllzの周波数偏移として
それ自身を表わされるある精度で制御されている。その
結果、通常の同期制御システムは所望の中心周波数なら
びに側波帯のいくつか(現在の場合には少なくとも4つ
)にランダムにロックされよう。上述の場合には情報を
復元することは不可能であろう。
(発明の開示) 従って、本発明の目的は、たとえ情報信号の周波数スペ
クトルが上記の所望の周波数に近い周波数を含んでいて
も、所望の周波数に信頼性をもってロックする同期を与
えることにより上記の問題を解決できる同期デバイスを
与えることである。
このために、本発明によるデバイスは、一連続信号に対
して局部クロック信号の周波数偏移に対応する周波数エ
ラー信号をその出力に生成する周波数比較器、 一局部クロック信号と上記の情報信号のディジタルデー
タとの間の位相差を表す位相エラー信号をその出力に生
成する位相比較器、および−上記の周波数エラー信号と
位相エラー信号の関数として局部クロック信号の周波数
を制御する制御手段、 を具えることを特徴としている。
周波数比較器は動作パラメータの関数として選ぶことの
できる最小シフトに等しい精度で周波数シフトの検出を
可能にしている。このことは最小周波数シフトが所望の
同期周波数と受信信号の周波数スペクトルの最近接周波
数(nearest rrequenay)との間の差
より小さいなら、この同期が正しい周波数にロックされ
ることを保証している。
第1の実施例において、周波数比較器は局部クロック信
号を発生するために局部クロックの出力に接続されたカ
ウントダウン入力を有し、かつ−上記の約数周波数(s
ubmulLiple frequency)の第1信
号を受信するよう配設された制御入力を有するカウンタ
を具え、この第1信号は第2クロック周波数の連続信号
から導かれている。
第2の実施例において、周波数比較器は第2クロック周
波数の連続信号を受信するよう配設されたカウントダウ
ン入力を有し、かつ上記の約数周波数の第2信号を受信
するよう配設された制御入力を有するカウンタを具え、
この第2信号は局部クロック信号から導かれる。
各カウントダウンサイクルの開始で、所定の最大周波数
シフトの場合に、例えばカウント零であるようなカウン
トがその出力で得られるよう構成されることは適当であ
る。
カウンタ出力のアナログ変換に対して、周波数比較器は
その入力がカウンタの出力に接続され、かつその出力が
アナログ周波数エラー信号を供給するサンプルアンドホ
ールド回路を具え、このサンプルアンドホールド回路は
カウンタの出力信号の最小桁ピット(least 51
gn1ficant biLs)の所与の数のみを考慮
することが適当である。
第1低域通過フィルタは、周波数比較器の出力と残留約
数周波数成分を除去する制御手段の入力との間に配設さ
れ、該フィルタはフエーズロツタトルーブのループフィ
ルタとして機能できる。
位相比較器の入力はその入力がデータバーストに対応す
る符号化された信号を受信するよう配設されているデュ
オバイナリ検出器(duobinarydetecto
r)に接続され、上記の検出器はその出力に上記の情報
信号を生成する。
非常に有利な実施例において、位相比較器は第1フリッ
プフロップと第2フリップフロップを具え、第2フリッ
プフロップのクロック入力は上記の情報信号を受信する
よう配設され、該第2フリップフロップは、そのデユー
ティサイクルが測定すべき位相差を表している出力信号
を第1フリップフロップが発生するようなやり方で第1
フリップフロップのデータ入力に接続された反転出力を
有する2分割回路(divide−by−two ci
rcuit)を構成している。アナログ位相エラー信号
を得るために、位相比較器は第1排他的オアゲートと第
2排他的オアゲートを具え、第1排他的オアゲートの入
力は第1フリップフロップの非反転出力と第2フリップ
フロップの非反転出力に接続され、かつ第2排他的オア
ゲートの入力は第17リツプフロツブの反転出力と第2
フリップフロップの非反転出力に接続され、第1および
第2排他的オアゲートの出力はその出力が位相比較器の
出力を構成する増幅器の反転入力と非反転入力にそれぞ
れ接続されている。
第2低域通過フィルタおよび/または積分器は位相比較
器の出力と制御手段の対応入力との間に配設できる。
2つの利得レベルを有するフィルタは加算器の出力と局
部クロックの周波数制御入力との間に配設され、該フィ
ルタは特に局部クロックの熱ドリフトを補償するために
非常に低い周波数で高い利得をイエしている。
好ましい実施例において、位相比較器は時間間隔に対応
するデ−タ窓信号(data−window sign
a1)を受信するよう配設され、上記の時間間隔の間の
みで動作するようなやり方でディジタルデータバースト
が情報信号に現れている。
本発明はまたディスクを読み取る情報読み取り装置に関
連し、ここで第1クロック周波数で回帰(recurr
ent)されかつ時間間隔をおいたディジタルデータバ
ーストを含む情報信号が記録され、かつ上記の第1クロ
ック周波数と所与の関係にある第2クロック周波数で基
準信号が記録され、該装置が情報信号を読み取りかつ別
々に供給する手段を具え、上記の手段が連続信号を導く
手段を具えるものにおいて、 デバイスが」二記の連続信号を受信するよう適応された
周波数比較器と上記の情報信号を受信するよう適応され
た位相比較器を具える前に規定された同期デバイスをこ
の装置が具えることを特徴としている。
情報信号がディジタルデータバーストの間の情報バース
トを含み、かつ読み取り装置は、情報信号を受信しかつ
データバーストが存在する時間間隔に対応する少なくと
も1つのデータ窓信号をその出力に生成するよう同期検
出器を具え、かつ禁出手段は上記の窓信号を受信し、か
つ位相検出器が情報バーストを鈍感になるようにする禁
止手段が構成され、該禁止手段が好ましい実施例におい
て上記の窓信号を受信するように配設された位相検出器
入力を具えている。
情報バーストはビデオ信号であり、同期検出器はその出
力に別々のビデオライン信号とビデオフレーム信号を生
成するように適応されよう。連続信号はCD標準に従う
ディジタル音声信号であり、かつ復号化デバイスはその
出力で少なくとも1つの別々のアナログ音声信号を生成
するように構成されよう。
本発明の実施例を添付図面を参照し、実例により詳細に
説明する。
(実施例) 第1図において、標準D2−MAC音声信号のディジタ
ルデータバーストは、nXΔ。l1z(nは正あるいは
負の整数であり、Δ。= 15.6251!zである)
の間隔をおいた側波帯により10.125MIIzの中
心周波数F。の周りに中心をお(周波数スペクトルを有
し、この側波帯はパルスバースト(全期間ll1tS)
が各ビデオラインの始めに現れ、かつ上記のラインの時
間多重された色度信号と輝度信号によってお互いに間隔
をおいていると言う理由により生じている。
D2−MAC信号が光ディスクのような記録担体に記録
されると、局部クロックとの同期はバーストの情報を読
み取るために必要となる。
特に本発明は、第1クロック周波数と所定の関係にある
所与の第2クロック周波数を有する特にディジタル信号
のような基準信号をディスクが伝えるケースに特に関連
している。そこから連続信号が導出できるこの基準信号
はディジタル音声ディスク(CD)と同じタイプのディ
ジタル信号であろう。このように、ディスクはCD標準
に従う音声記録およびD2−MAC標準に従う1つある
いはそれ以上の音声チャネルを持つビデオ記録を伝える
であろう。
そのようなディスクが読み取られる場合、ディスクの回
転の速度は例えばライン同期パルスの時間エラーを測定
する通常の制御システムを用いて制御される。そのよう
な制御システムは上記の連続ディジタル信号を使用する
音声コンパクトディスクに使用されるものと同じタイプ
のものであろう。
しかし、もし同期に通常の同期ループが使用されるなら
、このループは中心周波数F。にロックされるのみなら
ず、側波帯周波数の1つにまたロックされよう。
PALレーザビジョン標準によると、読み取られている
バーストのクロック信号の最大時間エラーは15Hzで
17.5μsである。
ディスク特性はこの値に6μsだけ寄与し、ディスクの
位置決めエラーは速度制御システムのT?113F。
のために残留する11.5μsを生成する。
その情報領域が55mmと【451の間の半径を有し、
かつ50πrad/sの速度で回転するディスクに対し
て、バーストの公称クロック周波数F。の不正確さは従
ってΔFo=±28に!Izであろう。
中心周波数F。が10. !25MIIzであり、かつ
側波帯がn X 15.625kHzの間隔をおいてい
る上の場合、通常の同期制御システムは中心周波数F0
にロックするのみならず、またこの中心周波数のいずれ
かの側の少なくとも2つの側波帯にロックされ、すなわ
ち少なくとも5つの可能な周波数(その1つの周波数の
みが正しい)にロックされるであろう。
本発明の基礎思想は連続的に利用可能な信号を使用する
ことによりこのあいまいさを除去することである。
第2図において、周波数検出器FDは2つの入力を有し
、その1つの入力は分割器DI(その入力は連続信号H
を受信する)の出力に接続され、それは連続ディジタル
信号に対応する公称周波数Fを有するクロック信号であ
り、別の入力は同期すべき局部発振器VCOの出力Sに
接続されている。分割器D1の分割比は、CD標準に従
う信号では4.3218MIIzである公称周波数Fと
、現在の場合には10゜125MIIzである中心帯域
の周波数F。に共通である約数周波数F1の周波数であ
るクロック信号H′を得るように選ばれている。周波数
検出器FDはそのリセット入力Rが分割器or(これは
現在の例では1.8QOIIzの約数周波数F1を生じ
るよう 2401で分割されている)の出力に接続され
、かつそのカウントダウン入力Cが発振″’AgVCO
の出力Sに接続されているカウンタである。周波数F、
の各クロックパルスH′に対して、その信号入力がカウ
ンタFDの出力に接続され、またその同期入力が分割器
D1の出力に接続されているサンプルアンドホールド回
路SHによりサンプリングされたすぐ後で所与の初期カ
ウントにカウンタFDはリセットされる。
カウントダウン動作の終りでクロック信号を処理するこ
の方法は良く知られている。このように、このカウント
ダウン動作の間、信号H′の1期間で発振器vCOによ
り伝えられたパルスの数がカウントされる。カウンタの
初期カウントは発振器VCOがその最大可能周波数に到
達した場合にカウント零が得られるようなやり方で選択
され、最大エラーについて許容がなされている。
周波数F0はpF、に等しく(pは正の整数である)、
これは現在の例では5625である。さらに、もし補正
すべきエラーマージンに許容がなされるならば(上の例
では±28 k Hzである)、サンプルアンドホール
ド回路は簡単化できる。これはカウントダウンの後で、
カウンタFDの出力信号は2E(これは約数[aliq
uot part]ΔF、/F、の2倍である)と0と
の間の値の特定数(現在の例では15と0の間)のみを
有することができる。このように、初期カウント?)+
2Eに到達すると、カウンタFDはクロック信号H’の
制御の下で各カウントダウン動作の前にリセットされよ
う。補正すべきエラーマージンの最小桁ビットにより、
すなわち現在の例では4つの最小桁ビットによりサンプ
ルアンドホールド回路動作を使用するこ七は適当であり
、従ってf =F、で信号Oを得るためにその出力レベ
ルが全領域値(full−range value)の
半分によりオフセットされている4ビツトのディジタル
対アナログ変換器を使用することが可能である。検出で
きる最小周波数シフトはFIである。中心周波数F。へ
のロッキングを保証するために、F、はΔ。より小さ(
なければならない。これは信号Sの周波数fの関数とし
て示された信号S、に対する第4図に示された階段特性
となる。信号SIはF、−EF、とF。十EF、の間の
fの値で規則的に間隔をおいたレベルでステップを示し
、この領域の外で良く知られた2つのレベルを示してい
る。
現在の場合、これはE F 、= 8x 18QQII
z= 28.8kHzとなる。
サンプルアンドホールド回路SRの出力は周波数成分F
、(現在の例では180QIIz)を除去する低域通過
フィルタP、の入力に接続され、このフィルタはまたル
ープフィルタとして使用されている。フェーズロックド
ループは電圧制御発振器vCOの出力Sに接続された1
つの入力を有し、かつ周波数F。
でクロックされているディジタルデータバーストに対応
する信号Bを受信する別の入力を有する位相検出器PD
を具えている。位相検出器PDの出力S。
は(例えば20klIzの遮断周波数を有する)低域通
過フィルタP3の入力に接続され、その出力は加算器の
入力に接続されたその出力を有する積分器P、の入力に
接続されている。
積分器P、の応答は、 p τ 1 である。ここでτ1=58μs1τ、=336μSで′
あり、p=ニラプラス算子である。
上記の加算器はフィルタP、とP、の出力に接続された
2つの入力を有している。加算器の出力S3は必要なら
ば2つの所与の利得レベルを有するフィルタP4を介し
て発振器VCOの電圧制御入力に接続されており、非常
に低い周波数における利得は(特に局部クロックの)熱
ドリフトの補償を与えるために高くなっている。このフ
ィルタの応答は、例えば であり、ここでてs ” 6.8ms、  τ8=12
9msである。
同期デバイスの補正動作は、もし第1周波数と第2周波
数の間の関係が良く知れらているなら、その場合に限り
保証でき、かつ時間の関数として安定であることが評価
されよう。実際に、他の周波数に対する1つの周波数の
ドリフトは測定を無効にすることにより正しい動作を明
らかに妨げよう。
第3図において、信号Hは周波数分割器FDのカウント
入力Cに直接印加されている。信号Sは周波数F1の信
号S′を得るよう分割器り、により分割されている。現
在の例では、分割比は5625である。この装置では、
その周波数が定義により安定であるクロックHを用いて
180011z窓信号の期間をカウントダウンすること
により測定が実行されている。
それ故、位相検出器の出力はSの周波数がト によって、すなわち現在の例では421811zだけ変
化する度毎にlビットだけ変化する。F′は検出できる
局部クロック周波数の最小シフトであり、かつその値は
F、の選択により決められている。
中心周波数F0へのロッキングを保証するために、F′
がΔ。より小さいことが必要である。
カウントダウンの後の位相検出器の出力信号は先行状態
に対して論理的に反転されている。と言うのは、測定が
前のケースのものと反対な符号で実行され、かつ最小桁
ピットがカウンタの反転論理出力に転送されるからであ
る。それらは信号S′によりクロックされているサンプ
ルアンドホールド回路SHの入力に印加されている。こ
の周波数が僅か変化すると言う事実がループの動作に著
しく影響しないことに注意すべきである。
第5図に示されているように、データバーストの1とO
を含む信号Bはディスクから読み取られた信号B。より
導かれ、これは例えばエッチ・ジ−ボルド(H,Zib
old)と ティー・フィッシャー(T、 Fisch
er)のrD2−MAC,ディジタルテレビの新しい形
態(D2−MACA new rcature ror
 digitalTV)J 、IEEE トランズアク
ション・オン・コンシューマ−エレクトロニクス(IE
EEHTransactions onConsume
r Electronics)、第CE−32巻、第3
号、1986年8月、頁274−282に記載されたよ
うな既知のタイプのデュオバイナリ復号器DBにより実
行されている。それはそれぞれしきい値R8とR3を有
する2つのしきい値弁別器A、およびA、と、排他的オ
アゲートIと、フリップフロップを制御するように例え
ば50nsである適当な幅を有する信号Bを生成するた
めの時定数を有する遅延回路と、排他的オアゲート2を
具える整形回路とを具えている。
位相検出器はデータバーストが存在する場合に位相エラ
ーに対応する信号を専ら発生するよう構成されている。
この目的で、2つのフリップフロップB、 とB。
が並列に配設され、そのやり方は、信号Bが遷移(tr
ansition)を含まない場合に、信号Sによりク
ロックされたフリ、ブフロップが動作を制御し、かつ零
位相差に対応する50%デュ、−ティサイクルを有する
信号を生成するようなものである。データバーストの間
の間隔において、フリップフロップB、とB、は色度信
号と輝度信号を受信し、かつ誤りのある位相信号の発生
を除外するためにフリップフロップB、はデータバース
トが存在する場合のみでエネーブルされ、これはデータ
窓信号により実行される。代案として、信号Bがデータ
バーストの間に遷移のみを含むことを保証するために、
すなわち上記の信号の色度信号と輝度信号を除くことに
より、データ窓信号を使用することは可能である。その
場合、データバーストの間に位相検出器により生成され
た信号は50%のデユーティサイクルを示し、その結果
として位相検出器は不能にされる(disabled)
データバーストを表す信号BはDタイプのフリップフロ
ップのクロック入力Cに印加される。
発振器VCOの出力における信号Sは、そのデータ入力
りと反転出力Qが相互接続され(2分割回路として配列
された)、かつフリップフロップD、のデータ入力りに
接続されているDタイプのフリップフロップB、のクロ
ック入力Cに印加されている。排他的オアゲート3はフ
リップフロップ13゜の非反転出力Qと、フリップフロ
ップB2の非反転出力Qとに接続されたその入力を有し
ている。
排他的オアゲート4はフリップフロップB、の反転出力
Qに接続された1つの入力と、フリップフロップB、の
非反転出力へのその別の入力を有している。ゲート3と
4の出力はそれぞれ抵抗器R,とR3を介して増幅器へ
の反転入力と非反転入力にそれぞれ接続されている。フ
ィードバック抵抗器R3が増幅器への出力と反転入力と
の間に配設されている。増幅器への出力はアナログ位相
エラー信号S、を供給する。
上記の位相検出器の利点は、それがクロック信号Sとデ
ータ信号Bの間に維持すべき180°の位相差を可能に
しており、これはクロックがデータ化”IBをサンプリ
ングするために使用されていると言う理由で望ましいも
のである。
本発明はこれまで記載されたか示された実施例に限定さ
れない。例えばあるケースでは、記録担体は一層の分割
フ!!鳳しに本発明によるデバイスで使用できる周波数
F、<Δ。の連続信号を伝えることができる。その場合
、■?。とF、に共通な約数は周波数F、である。他方
、実際にここに説明されたフィルタがもしそれらが適当
な有用な効果を備えるなら、その時に限り使用されよう
。特に本発明は同じ機能を実行する比較器とディジタル
フィルタを用いて実現できる。その場合、連続信号はア
ナログ信号であり、それは例えば既知の態様でディジタ
ル形式に変換されよう。
第6図は上述のデバイスを具える光ディスク10の読み
取り装置を示している。
そのようなディスク10はMAC標準によるビデオ信号
とCD標準による音声信号を具える情報信号の記録担体
を構成している。情報信号の周波数はMACビデオ信号
により変調され、かつ情報信号のパルス幅は信号CDに
より変調されている。
制御モーター11により駆動されているディスク10の
情報信号は、例えば既知のタイプの光読み取りヘッドで
あるトランスジューサ12により読み取られ、これは信
号Iを供給する。それを2つの成分MACとCDに分離
するために、信号Iは周波数変調されたMAC信号に対
応する出力信号1.を供給する高域通過フィルタIIP
の入力と、信号CDに対応する出力信号I、を供給する
低域通過フィルタf、Pの入力に印加される。
信号CDの既知のタイプの復号回路CDDは1つの入力
で信号I、を受信し、その別の入力で電圧制御発振器v
co’により供給された既知のクロック信号11を受信
する。信号TIと12は位相検出器FD’の入力に印加
され、フィルタの出力信号は必要ならばループフィルタ
■、Fによりフィルタリングされた後、発振器vco’
の電圧制御入力に印加される。
回路VCO’、 FD’、LPはその周波数がデータC
Dの周波数(4,32MIIZ)に等しいクロック信号
I(を供給する通常のフェーズロツタトループを構成し
ている。
復号回路CDDの出力はモーター11に制御信号Xを供
給し、かつ2つの音声チャネルに対応する音声信号りと
Rを供給する。
信号■、は復調器DEMの入力に印加され、その出力は
復調されたMAC信号に対応する信号B。を供給する。
参照記号20を持つ一点鎖線内の回路要素は第2図と第
5図に説明されたものに対応している。同じ要素には同
じ参照記号が付けられている。上述の信号■]は連続基
準信号を構成している。信号H′は分割器り、の入力に
印加され、信号B。はデュオバイナリ復号器DBの入力
に印加されている。発振器VCOの出力信号Sと復号器
DBの出力信号Bは同期検出器SDの入力に印加され、
これはフレームパルス■と、ラインパルスI−1とデー
タ窓パルスDWを発生する。これらのデータ窓パルスは
データバーストの無い時にその動作を禁止するよう位相
検出’A”j’r P Dの入力に印加される。同期検
出ksoは以下のように動作する。デュオバイナリ復号
器DBの出力Bからの信号において、それはビデオフレ
ームの開始を示す所定のビットパターンを検出する。
そのような検出に応答して、フレームパルスVが発生す
れる。ラインパルス11とデータ窓信号囲を発生するた
めに、同期検出HH3Dはカウンタを具え、それは局部
クロックからのパルス(信号S)をカウントし、かつフ
レームの開始(信号V)が検出される場合に零にリセッ
トされる。データ窓パルスDWは信号Bのデータバース
トの存在を示している。
このデータ窓信号DWは、もしデータバーストが存在す
るならこのフリップフロップB、をエネーブルし、かつ
これらのデータバーストの間の時間間隔でこのフリップ
フロップを禁止するようフリ・ツブフロップB、の制御
入力に印加される。
【図面の簡単な説明】
第1図はD2−MACシステムによる回帰データバース
トの周波数スペクトルを示し、 第2図および第3図は本発明による同期デバイスの2つ
の実施例を示し、 第4図はアナログ周波数エラー信号の周波数応答特性で
あり、 第5図は本発明によるデバイスの位相検出器の一例を示
し、 第6図は本発明による同期デバイスを具える光読み取り
装置を示している。 1.2,3.4  ・・・排他的オアゲート10・・・
光ディスク   11・・・制御モーター12・・・ 
トランスジューサ 20・・・回路要素 τ−一 (M

Claims (1)

  1. 【特許請求の範囲】 1、情報信号を含む時間間隔をおいたディジタルデータ
    バーストにより局部クロック信号を同期するデバイスで
    あって、データバーストの周波数が連続信号の周波数と
    所与の関係を有するものにおいて、 −連続信号(H)に対して局部クロック信号(S)の周
    波数偏移に対応する周波数エラー信号をその出力に生成
    する周波数比較器(FD、SH)、 −局部クロック信号(S)と上記の情報信号のディジタ
    ルデータ(B)との間の位相差を表す位相エラー信号を
    その出力に生成する位相比較器(PD)、および −上記の周波数エラー信号と位相エラー信 号の関数として局部クロック信号(S)の周波数を制御
    する制御手段、 を具えることを特徴とするデバイス。 2、周波数比較器は、第1クロック周波数(F_0)と
    第2クロック周波数(F)に共通な約数である周波数(
    F_1)の1期間の間に第2クロック周波数の連続信号
    (H)に対する局部クロック信号(S)の時間シフトを
    その値が表している周波数エラー信号を供給するよう適
    応され、上記の約数周波数(F_1)は弁別できる局部
    クロック周波数の最小シフトを規定することを特徴とす
    る請求項1に記載のデバイス。 3、周波数比較器(FD、SH)は局部クロック信号を
    発生する局部クロック(VCO)の出力(S)に接続さ
    れたカウントダウン入力(C)を有し、かつ上記の約数
    周波数の第1信号を受信するよう配設された制御入力(
    R)を有するカウンタを具え、該第1信号は第2クロッ
    ク周波数の連続信号から導かれていることを特徴とする
    請求項1あるいは2に記載のデバイス。 4、周波数比較器(FD)は、第2クロック周波数の連
    続信号(H)を受信するよう配設されたカウントダウン
    、入力(C)と、上記の約数周波数の第2信号(S′)
    を受信するよう配設された制御入力(R)とを有するカ
    ウンタを具え、その第2信号が局部クロック(VCO)
    からの信号(S)より導かれることを特徴とする請求項
    1あるいは2に記載のデバイス。 5、各カウントダウンサイクルの開始において、例えば
    カウント零であるようなカウントが所定の最大周波数シ
    フトの場合にその出力で得られるようなやり方でカウン
    タが適応されていることを特徴とする請求項2から4の
    いずれか1つに記載のデバイス。 6、その入力がカウンタ(FD)の出力に接続され、か
    つその出力が上記の周波数エラー信号(S_1)を供給
    するサンプルアンドホールド回路(SH)を周波数比較
    器が具えることを特徴とする請求項2から5のいずれか
    1つに記載のデバイス。 7、周波数エラー信号をフィルタリングする低域通過フ
    ィルタ(P_1)を具え、該フィルタが周波数比較器の
    出力と制御手段の入力との間に配設されていることを特
    徴とする請求項1から6のいずれか1つに記載のデバイ
    ス。 8、その入力がデータバーストに対応する符号化信号(
    B_0)を受信するよう配設されているデュオバイナリ
    検出器の出力に位相比較器 (FD)が接続され、該検出器がその出力に上記の情報
    信号を生成することを特徴とする請求項1から7のいず
    れか1つに記載のデバイス。 9、位相比較器(Fd)は第1フリップフロップ(B_
    1)と第2フリップフロップ(B_2)を具え、第2フ
    リップフロップ(B_2)のクロック入力(C)は上記
    の情報信号(B)を受信するよう配設され、該第2フリ
    ップフロップは、その デューティサイクルが測定すべき位相差を表している出
    力信号を第1フリップフロップが発生するようなやり方
    で第1フリップフロップ(B_1)のデータ入力(D)
    に接続された反転出力を有する2分割回路を構成するこ
    とを特徴とする請求項1から8のいずれか1つに記載の
    デバイス。 10、上記の位相エラー信号を発生するために、位相比
    較器(FD)は第1排他的オアゲート(3)と第2排他
    的オアゲート(4)を具え、第1排他的オアゲート(3
    )の入力は第1フリップフロップ(B_1)の非反転出
    力と第2フリップフロップ(B_2)の非反転出力に接
    続され、かつ第2排他的オアゲート(4)の入力は第1
    フリップフロップ(B_1)の反転出力と第2フリップ
    フロップ(B_2)の非反転出力に接続され、第1およ
    び第2排他的オアゲートの出力はその出力が位相比較器
    の出力(S_2)を構成する増幅器の反転入力と非反転
    入力にそれぞれ接続されていることを特徴とする請求項
    9に記載のデバイス。 11、位相エラー信号をフィルタリングする低域通過フ
    ィルタ(P_3)を具え、該フィルタが位相比較器の出
    力と制御手段との間に配設されていることを特徴とする
    請求項1から10のいずれか1つに記載のデバイス。 12、位相エラー信号を積分する積分器(P_2)を具
    え、該積分器が位相比較器の出力と制御手段の間に配設
    されていることを特徴とする請求項1から11のいずれ
    か1つに記載のデバイス。 13、2つの利得レベルを有するフィルタ(P_4)は
    制御手段の出力と局部クロック(VCO)の周波数制御
    入力の間に配設され、該フィルタが熱ドリフトを補償す
    るために非常に低い周波数で高利得を有することを特徴
    とする請求項1から12のいずれか1つに記載のデバイ
    ス。 14、位相比較器(FD)は時間間隔に対応するデータ
    窓信号(DW)を受信するよう配設され、上記の時間間
    隔の間のみで動作するようなやり方でディジタルデータ
    バーストが情報信号に現れることを特徴とする請求項1
    から13のいずれか1つに記載のデバイス。 15、第1クロック周波数で回帰されかつ時間間隔をお
    いたディジタルデータバーストを含む情報信号が記録さ
    れ、かつ上記の第1クロック周波数と所与の関係にある
    第2クロック周波数で基準信号が記録されるディスクを
    読み取る情報読み取り装置であって、該装置が情報信号
    を読み取りかつ別々に供給する手段を具え、上記の手段
    が連続信号を導く手段を具えるものにおいて、 デバイスが上記の連続信号(H)を受信するよう適応さ
    れた周波数比較器と上記の情報信号(B)を受信するよ
    う適応された位相比較器を具える請求項1から13のい
    ずれか1つに記載の同期デバイスを具える装置を特徴と
    する情報読み取り装置。 16、情報信号がディジタルデータバーストの間の情報
    バーストを含み、 装置は、情報信号(B)を受信し、かつデータバースト
    が存在する時間間隔に対応する少なくとも1つのデータ
    窓信号(DW)をその出力に生成するよう同期検出器(
    SD)を具え、かつ上記の窓信号(DW)を受信し、か
    つ位相検出器(BD)が情報バーストに鈍感になるよう
    にする禁止手段が構成されていること、 を特徴とする請求項15記載の読み取り装置。 17、上記の禁止手段が上記の窓信号(DW)を受信す
    るよう配設された位相検出器(PO)の入力を具えるこ
    とを特徴とする請求項16に記載の読み取り装置。 18、情報バーストがビデオ信号を含み、かつその出力
    に別々のビデオライン信号(H)とビデオフレーム信号
    (V)を別々に生成するよう同期検出器が適応されてい
    ること、 を特徴とする請求項16あるいは17に記載の読み取り
    装置。 19、連続信号がCD標準に従うディジタル音声信号で
    あること、および 復号デバイス(CDD)がその出力に少なくとも1つの
    別々のアナログ音声信号(L、R)を生成するよう構成
    されていること、 を特徴とする請求項15から18のいずれか1つに記載
    の読み取り装置。
JP1211534A 1988-08-19 1989-08-18 ディジタルデータバーストを同期するデバイスと該デバイスを具える装置 Pending JPH02143958A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8811034 1988-08-19
FR8811034A FR2635623B1 (fr) 1988-08-19 1988-08-19 Dispositif de synchronisation sur des paquets de donnees numeriques et lecteur le comprenant

Publications (1)

Publication Number Publication Date
JPH02143958A true JPH02143958A (ja) 1990-06-01

Family

ID=9369417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1211534A Pending JPH02143958A (ja) 1988-08-19 1989-08-18 ディジタルデータバーストを同期するデバイスと該デバイスを具える装置

Country Status (7)

Country Link
US (1) US5465277A (ja)
EP (1) EP0355919B1 (ja)
JP (1) JPH02143958A (ja)
KR (1) KR900004170A (ja)
AT (1) ATE101466T1 (ja)
DE (1) DE68912990T2 (ja)
FR (1) FR2635623B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10507227A (ja) * 1994-08-18 1998-07-14 サルザー メトコ エイジー 大型基体上に均一な薄い被膜を形成するための装置および方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6269061B1 (en) * 1993-10-07 2001-07-31 Sony Corporation Servo control system for disk player
JPH0863893A (ja) * 1994-08-25 1996-03-08 Canon Inc クロック発生装置
KR100528108B1 (ko) * 1996-11-22 2006-03-16 산요덴키가부시키가이샤 고정밀동기화를실현할수있는동기회로및광디스크재생장치
US6577695B1 (en) * 1997-03-04 2003-06-10 Level One Communications Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop
KR100308811B1 (ko) * 1997-05-10 2001-12-15 박종섭 Gps를이용한시간및주파수발생장치의시간오차개선방법
US7315599B1 (en) * 1999-12-29 2008-01-01 Intel Corporation Skew correction circuit
US6910019B2 (en) * 2000-01-26 2005-06-21 Robert C. Dorr Countdown on-line auction clock
US7475270B1 (en) 2003-11-03 2009-01-06 Hewlett-Packard Development Company, L.P. System and method for waveform sampling
US7046057B1 (en) * 2003-11-03 2006-05-16 Hewlett-Packard Development Company, L.P. System and method for synchronizing devices
US7538620B1 (en) * 2007-11-13 2009-05-26 Harris Corporation Phase lock control system for a voltage controlled oscillator

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4155050A (en) * 1978-10-17 1979-05-15 Rockwell International Corporation Loop phase detector circuit
US4357707A (en) * 1979-04-11 1982-11-02 Pertec Computer Corporation Digital phase lock loop for flexible disk data recovery system
JPS5923983A (ja) * 1982-07-30 1984-02-07 Toshiba Corp サンプリングパルス発生回路
DE3310890C2 (de) * 1983-03-25 1986-01-30 Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover System zur Übertragung eines Fernsehsignals, insbesondere für eine Aufzeichnung und eine Wiedergabe
DE3331714A1 (de) * 1983-09-02 1985-03-21 Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover Schaltung zur erzeugung einer phasengenauen frequenzverkopplung
US4626913A (en) * 1984-06-26 1986-12-02 Rca Corporation Chroma burst derived clock regenerator for teletext decoder
FR2574242B1 (fr) * 1984-11-30 1987-01-23 Labo Electronique Physique Dispositif de recuperation du rythme pour recepteur de signaux de television c-mac-paquets ou d2-mac-paquets et recepteur de signaux de television equipe d'un tel dispositif
US4628270A (en) * 1985-04-10 1986-12-09 Harris Corporation Frequency-agile synchronous demodulator
US4808884A (en) * 1985-12-02 1989-02-28 Western Digital Corporation High order digital phase-locked loop system
CA1284361C (en) * 1986-08-29 1991-05-21 Mitel Corporation Analog phase locked loop
US4694259A (en) * 1986-09-29 1987-09-15 Laser Magnetic Storage International Company Data tracking clock recovery system having media speed variation compensation
US4787097A (en) * 1987-02-11 1988-11-22 International Business Machines Corporation NRZ phase-locked loop circuit with associated monitor and recovery circuitry
US4814719A (en) * 1987-12-14 1989-03-21 Ford Aerospace & Communications Corporation Unsymmetrical QPSK demodulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10507227A (ja) * 1994-08-18 1998-07-14 サルザー メトコ エイジー 大型基体上に均一な薄い被膜を形成するための装置および方法

Also Published As

Publication number Publication date
DE68912990T2 (de) 1994-07-28
EP0355919A1 (fr) 1990-02-28
FR2635623A1 (fr) 1990-02-23
DE68912990D1 (de) 1994-03-24
US5465277A (en) 1995-11-07
ATE101466T1 (de) 1994-02-15
KR900004170A (ko) 1990-03-27
FR2635623B1 (fr) 1990-11-09
EP0355919B1 (fr) 1994-02-09

Similar Documents

Publication Publication Date Title
EP0011494B1 (en) Method and apparatus for controllably rotating an information storage disc
KR860001260B1 (ko) 디지탈 변조신호 판독장치에 있어서의 클록 발생용 pll의 록 검출 방식
USRE32431E (en) System for rotating an information storage disc at a variable angular velocity to recover information therefrom at a prescribed constant rate
JPH02143958A (ja) ディジタルデータバーストを同期するデバイスと該デバイスを具える装置
JPH0294063A (ja) 記録データ読取り方式
US4647828A (en) Servo system
EP0409548B1 (en) Tracking error detection system
US4500822A (en) Digital capstan servo circuit
JPS63136852A (ja) 信号伝送システム
US6580775B1 (en) Method of detecting frequency of digital phase locked loop
DK168846B1 (da) Fremgangsmåde ved og apparat til signalregistrering, registreringsbærer med et i overensstemmelse hermed registreret signal, samt apparat til signalgengivelse
KR100422600B1 (ko) 재생장치및회전서보회로
US4599569A (en) Method and apparatus for detecting a phase or frequency error of a signal
US4912573A (en) Digital data reproducing apparatus having recording modulation mode detection
US4278992A (en) PCM Detector for video reproducer apparatus
US4540947A (en) FM Signal demodulating apparatus
JPS5869484A (ja) モ−タ制御回路
JPS5856108A (ja) 制御ル−プの基準信号発生装置
JP3772462B2 (ja) ディジタルpll回路
JPH02299489A (ja) サーボ回路
NL8203050A (nl) Stelsel voor het registreren en/of het weergeven van in digitale vorm gebrachte analoge signalen.
JPS5890216A (ja) 回転記録媒体の定線速度回転制御装置
JPH0526264B2 (ja)
JPH04119737A (ja) データ復調回路
JPS5866588A (ja) モ−タ制御回路