JPH021445B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は、バイアス回路に関し、特に２つ以上
の入力信号の内の１つを選択して増幅する回路に
用いられ、入力切換時のシヨツクノイズを除去す
ることを可能にしたバイアス回路に関する。

技術の背景 例えば、オートリバース機構を有するテープレ
コーダに於ては、２つのヘツドからの信号の一方
を選択して増幅する必要がある。このような２つ
のヘツドの切換は比較的信号レベルの低い回路段
で行なわれるため、切換時にシヨツクノイズを生
ずることが多く適切な手段によつてこのシヨツク
ノイズを除去することが必要とされる。

従来技術と問題点 第１図は、従来形の入力選択増幅回路の構成を
示す。同図の回路はトランジスタQ₁，Q₂，……，
Q₁₁、定電流回路CS₁，CS₂，CS₃、抵抗R₁，R₂，
……，R₁₂、トランジスタC₁，C₂，C₃、ダイオー
ドD₁，D₂，D₃、増幅器A₁、切換スイツチSW₁等
によつて構成される。トランジスタQ₁，Q₂およ
びQ₄，Q₅はそれぞれエミツタが共通接続され差
動回路を構成する。トランジスタQ₁，Q₂および
Q₄，Q₅の共通エミツタはそれぞれトランジスタ
Q₃およびQ₆を介して定電流回路CS₁に接続されて
いる。トランジスタQ₁およびQ₅のコレクタは共
通接続され負荷回路を構成する定電流回路CS₂を
介して電源Vccに接続されると共に、増幅器A₁
の入力端子に接続されている。トランジスタ
Q₁₁、ツエナーダイオードD₃および抵抗R₁₁，R₁₂
はバイアス電圧作成回路を構成し、該回路によつ
て作成されたバイアス電圧が抵抗R₁およびR₂を
介してそれぞれ各差動回路のトランジスタQ₁お
よびQ₅のベースに印加されている。抵抗R₃，R₄
およびコンデンサC₃は第１図の増幅回路のゲイ
ンおよび周波数特性等を規定するフイードバツク
回路を構成する。なお、抵抗R₄はトランジスタ
Q₂およびQ₄のベースバイアス電圧を印加する作
用をも果たしている。トランジスタQ₇，Q₈，Q₉，
Q₁₀等は入力切換のための切換信号を発生する回
路を構成している。

第１図の回路において、切換スイツチSW₁がオ
フの場合には、定電流回路CS₃からトランジスタ
Q₁₀のベースに電流が供給され該トランジスタ
Q₁₀がオンとなる。したがつて、トランジスタQ₇
のベース電圧がトランジスタQ₈のベース電圧よ
りも小さくなり、トランジスタQ₇がオフ、トラ
ンジスタQ₈がオンとなる。したがつて、トラン
ジスタQ₇のコレクタ電圧が高レベル、トランジ
スタQ₈のコレクタ電圧が低レベルとなり、トラ
ンジスタQ₃がオン、トランジスタQ₆がオフとな
る。これにより、トランジスタQ₁およびQ₂の共
通エミツタが定電流回路CS₁に接続され、入力端
子IN₁からの信号がトランジスタQ₁およびQ₂によ
つて構成される差動回路および増幅器A₁によつ
て増幅されて出力端子OUTから出力される。こ
れに対して、切換スイツチSW₁がオンの時には、
トランジスタQ₁₀がオフとなり、トランジスタQ₇
がオン、トランジスタQ₈がオフとなる。したが
つて、トランジスタQ₇のコレクタ電圧が低レベ
ル、トランジスタQ₈のコレクタ電圧が高レベル
となり、トランジスタQ₃がオフ、トランジスタ
Q₆がオンとなる。したがつて、トランジスタQ₄
およびQ₅の共通エミツタが定電流回路CS₁に接続
され、入力端子IN₂から入力された信号がトラン
ジスタQ₄およびQ₅によつて構成される差動回路
および増幅器A₁によつて増幅されて出力端子
OUTから出力される。このようにして、第１図
の回路においては、切換スイツチSW₁をオンまた
はオフとすることにより２つの入力端子IN₁およ
びIN₂のうちいずれか一方に印加される信号を選
択的に増幅することが可能になる。

ところが、第１図の回路においては、各入力ト
ランジスタQ₁およびQ₅のベースバイアス電流I_B
は、それぞれ高抵抗のバイアス抵抗R₁およびR₂
を介して供給されている。したがつて、切換スイ
ツチSW₁によつて入力切換を行なう場合に各入力
トランジスタQ₁およびQ₅のベース電位がそれぞ
れR₁×I_BおよびR₂×I_Bだけ変動する。このため、
第１図の従来形の回路においては、入力切換時に
各入力トランジスタQ₁およびQ₅のベースにパル
ス電圧が発生し、耳障りなシヨツクノイズを発生
するという不都合があつた。

発明の目的 本発明の目的は、前述の従来形における問題点
に鑑み、複数の入力信号のうちの１つを選択増幅
する入力選択増幅回路のバイアス回路において、
入力トランジスタのバイアス電流をカレントミラ
ー回路を用いて供給するという構想に基づき、入
力切換時にベース電位が変動することを防止し、
耳障りなシヨツクノイズの発生を防止することに
ある。

発明の構成 そしてこの目的は、本発明によれば、２組以上
の入力差動回路段、各入力差動回路段に共通の定
電流回路、および各入力差動回路段の共通エミツ
タ部と該定電流回路との間にそれぞれ接続された
スイツチングトランジスタを具備し、いずれかの
組のスイツチングトランジスタをオンとして該組
の入力差動回路段を動作させることにより入力切
換を行なう入力選択増幅回路のバイアス回路であ
つて、該バイアス回路は各入力差動回路段ごとに
対応スイツチングトランジスタのベース電流を供
給する第１のカレントミラー回路および該第１の
カレントミラー回路を流れる電流を基準とし、当
該入力差動回路段のトランジスタのベースバイア
ス電流を供給する第２のカレントミラー回路を具
備することを特徴とするバイアス回路を提供する
ことによつて達成される。

発明の実施例 以下、図面により本発明の実施例を説明する。

第２図は、本発明の１実施例に係わるバイアス
回路を備えた入力選択増幅回路の構成を示す。同
図の回路は、第１図の回路に、さらに、入力トラ
ンジスタQ₁およびQ₅のベースバイアス電流を供
給するためのカレントミラー回路を付加したもの
である。すなわち、トランジスタQ₁₂およびQ₁₃
で構成されるカレントミラー回路とトランジスタ
Q₁₄およびQ₁₅で構成されるカレントミラー回路
とによりトランジスタQ₁のベースバイアス電流I_B
を供給し、トランジスタQ₁₆およびQ₁₇で構成さ
れるカレントミラー回路とトランジスタQ₁₈およ
びQ₁₉によつて構成されるカレントミラー回路に
よつてトランジスタQ₅のベース電流I_Bを供給して
いる。そして、トランジスタQ₁₁、ツエナーダイ
オードD₃および抵抗R₁₁，R₁₂によつて構成され
るバイアス電圧発生回路はそれぞれ抵抗R₁およ
びR₂を介して各トランジスタQ₁およびQ₅にベー
スバイアス電圧のみを供給するものであり、各バ
イアス抵抗R₁およびR₂には直流電流は流れない。
その他の部分は第１図の回路と同じであり、同一
部分には同一参照符号が付されている。

第２図の回路においては、切換スイツチSW₁が
オフの場合にはトランジスタQ₁₀がオン、トラン
ジスタQ₇がオフとなり、電源Vcc₂から抵抗R₆お
よびトランジスタQ₁₄を介してトランジスタQ₃の
ベースに電流が流れ込む。また、電源Vccからト
ランジスタQ₁₃およびトランジスタQ₁₅を介して
トランジスタQ₃のベースに電流が流れ込む。こ
れによりトランジスタQ₃が導通し、トランジス
タQ₁およびQ₂を含む差動回路が動作して入力端
子IN₁からの信号が該差動回路および増幅器A₁に
よつて増幅され出力端子OUTから出力される。
この時、トランジスタQ₈はオンとなつておりそ
のコレクタ電圧は低レベルであるから、トランジ
スタQ₁₉、したがつてトランジスタQ₁₈がカツト
オフし、トランジスタQ₆がカツトオフ状態とな
つている。また、この場合トランジスタQ₁のベ
ース電流I_Bは電源VccからトランジスタQ₁₂を介
して供給されている。逆に、切換スイツチSW₁が
オンの場合にはトランジスタQ₁₀がカツトオフす
るためトランジスタQ₇がオン、トランジスタQ₈
がオフとなる。そのため、トランジスタQ₁₈およ
びQ₁₉を介してトランジスタQ₆にベース電流が供
給され、該トランジスタQ₆がオンとなる。これ
により、トランジスタQ₄およびQ₅を含む差動回
路が動作し、入力端子IN₂からの信号が選択増幅
されて出力端子OUTから出力される。

ところで、第２図の回路においてQ₁ないしQ₆
の電流増幅率をh_FEとすると切換スイツチSW₁を
オフとしてトランジスタQ₁およびQ₂を含む差動
回路が能動状態となつている場合は、トランジス
タQ₃のベース電流はほぼIo／h_FEとなる。ここで
Ioは定電流回路CS₁によつて定められる電流であ
り、定電流回路CS₂によつて定められる電流I₁の
ほぼ２倍の値に設定される。そして、トランジス
タQ₁₄およびQ₁₅がカレントミラー回路を構成し
ているため、トランジスタQ₁₅のコレクタには
Io／2h_FEの電流が流れ、この電流がトランジスタ
Q₁₃にも流れる。トランジスタQ₁₂およびQ₁₃もカ
レントミラー回路を構成しているため、トランジ
スタQ₁₂のコレクタにも同じ電流Io／2h_FEが流れ
る。また、トランジスタQ₁のベース電流I_BはI_B＝
Io／２×（１／h_FE）＝Io／2h_FEとなり、トランジ
スタQ₁₂のコレクタ電流と等しくなる。したがつ
て、トランジスタQ₁のベースバイアス電流はす
べてトランジスタQ₁₂から供給され、バイアス抵
抗R₁には直流電流には流れない。

切換スイツチSW₁をオンとした場合には、上述
と同様の動作がトランジスタQ₄，Q₅，Q₆および
トランジスタQ₁₆ないしQ₁₉について行なわれ、
トランジスタQ₅のベースバイアス電流はすべて
トランジスタQ₁₇から供給され、バイアス抵抗R₂
には直流電流は流れない。

すなわち、第２図の回路においては、切換スイ
ツチSW₁の状態如何に係わらずバイアス抵抗R₁
およびR₂に電流が流れないため各トランジスタ
Q₁およびQ₅のベース電位が切換スイツチSW₁の
切換前後で変動することがなく、切換時にパルス
電圧、したがつてシヨツクノイズが発生すること
はない。

なお、上述においては各カレントミラー回路の
電流比は１対１であるものとして説明を行なつた
が、各トランジスタQ₁およびQ₅のバイアス電流
を供給できさえすれば各カレントミラーの電流比
は他の値に設定することも可能である。

発明の効果 以上述べたように、本発明によれば、従来形の
回路にカレントミラー回路等を追加するのみでよ
く、簡単な回路構成により入力切換時におけるパ
ルス電圧の発生、したがつてシヨツクノイズの発
生を的確に防止することが可能になる。

【図面の簡単な説明】

第１図は従来形のバイアス回路を含む入力選択
増幅回路の構成を示す電気回路図、そして第２図
は本発明の１実施例に係わるバイアス回路を含む
入力選択増幅回路の構成を示す電気回路図であ
る。 Q₁，Q₂，……，Q₁₉：トランジスタ、CS₁，
CS₂，CS₃：定電流回路、D₁，D₂，D₃：ダイオー
ド、A₁：増幅器、C₁，C₂，C₃：コンデンサ、
R₁，R₂，……，Ｒ：抵抗、SW₁：切換スイツチ、
Vcc，Vcc₂：電源。

Claims (1)

【特許請求の範囲】
1. １ 複数組の入力差動回路段、各入力差動回路段
   に共通の定電流回路、および各入力差動回路段の
   共通エミツタ部と該定電流回路との間にそれぞれ
   接続されたスイツチングトランジスタを具備し、
   いずれかの組のスイツチングトランジスタをオン
   として該組の入力差動回路段を動作させることに
   より入力切換を行なう入力選択増幅回路のバイア
   ス回路であつて、該バイアス回路は各入力差動回
   路段ごとに対応スイツチングトランジスタのベー
   ス電流を供給する第１のカレントミラー回路およ
   び該第１のカレントミラー回路を流れる電流を基
   準とし、当該入力差動回路段のトランジスタのベ
   ースバイアス電流を供給する第２のカレントミラ
   ー回路を具備することを特徴とするバイアス回
   路。