JPH02144603A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH02144603A JPH02144603A JP29785188A JP29785188A JPH02144603A JP H02144603 A JPH02144603 A JP H02144603A JP 29785188 A JP29785188 A JP 29785188A JP 29785188 A JP29785188 A JP 29785188A JP H02144603 A JPH02144603 A JP H02144603A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- devices
- power
- supplied
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばテレビ受像機の制御をマイクロコンピ
ュータで行っている場合の制御装置に関する。
ュータで行っている場合の制御装置に関する。
本発明は制御装置に関し、常時電源の供給されろデバイ
スと一時的に?i Jの供給されないデバイスとを1系
統の伝送線路で接続し、電源の供給されないデバ、イス
の伝送線路にスイッチング素子を介在させることによっ
て、状態によらず常に安定な制御が行えるようにして、
1系統の伝送線路で全てのデバイスを接続できるように
したものである。
スと一時的に?i Jの供給されないデバイスとを1系
統の伝送線路で接続し、電源の供給されないデバ、イス
の伝送線路にスイッチング素子を介在させることによっ
て、状態によらず常に安定な制御が行えるようにして、
1系統の伝送線路で全てのデバイスを接続できるように
したものである。
例えばテレビ受像機の制御にマ・イクロコンビ誹−タを
用いることが行われている。
用いることが行われている。
このような装置において、コンピュータに接続される通
常のデバイスは不使用時には電源が供給さイ1ず、動作
は停止されている。これに対し例えば選択された受信チ
ャンネルの書き込まれたメモリは、データを不揮発性と
するために常時コンピュータによって制御され、リフレ
ッシ具等の動作を行う必要がある。
常のデバイスは不使用時には電源が供給さイ1ず、動作
は停止されている。これに対し例えば選択された受信チ
ャンネルの書き込まれたメモリは、データを不揮発性と
するために常時コンピュータによって制御され、リフレ
ッシ具等の動作を行う必要がある。
この場合に例えば不使用時に上述の電源の供給されない
デバイスが同じ伝送線路に接続され”Cいると、これら
のデバイスの影響によって伝送線路」二の信号が変動さ
れ、必要な制御が安定に行えないおそれがあった。
デバイスが同じ伝送線路に接続され”Cいると、これら
のデバイスの影響によって伝送線路」二の信号が変動さ
れ、必要な制御が安定に行えないおそれがあった。
これに対して従来は、状態に応じてそのとき電源ノ供給
されるデバイスごとに伝送線路を分けて、複数系統の伝
送線路で制御を行うことが提案されている。
されるデバイスごとに伝送線路を分けて、複数系統の伝
送線路で制御を行うことが提案されている。
しかしながらこのように複数の伝送線路を設けることは
、装置の構成上極めて不都合な点が多いものであった。
、装置の構成上極めて不都合な点が多いものであった。
この出願はこのような点に鑑みてなされたものである。
本発明は、制御用マイクロコンピュータ(1)に次数の
デバイス(7) (8)を1系統のデータ伝送線路(3
)とクロック伝送線路(4)を介して接続してなる制御
装置であって、上記複数のデバイスの内で一時的に電源
が供給されないデバイスの上記データ伝送線路にスイッ
チング素子(トランジスタ(11))を介在してなるこ
とを特徴とする制御装置である。
デバイス(7) (8)を1系統のデータ伝送線路(3
)とクロック伝送線路(4)を介して接続してなる制御
装置であって、上記複数のデバイスの内で一時的に電源
が供給されないデバイスの上記データ伝送線路にスイッ
チング素子(トランジスタ(11))を介在してなるこ
とを特徴とする制御装置である。
これによれば、スイッチング素子が設けられたことによ
って、電源の供給されないデバイスをその期間に完全に
伝送線路から遮断することができ1系統、の伝送線路で
安定に全てのデバイスの制御を行うことができる。
って、電源の供給されないデバイスをその期間に完全に
伝送線路から遮断することができ1系統、の伝送線路で
安定に全てのデバイスの制御を行うことができる。
第11!lにおいて、(1)はマイクロコンビ誹−夕で
あって、このマイクロコンピュータ(1)には端子(2
)から常時電源が供給される。このマイクロコンピュー
タ(1)のデータ端子及びクロック端子がそれぞれデー
タ伝送を回路(3)及びクロック伝送線路(4)に接続
される。これらの伝送線路(3) (4)には抵抗器(
5) (6)を介して端子(2)からの電源が供給され
る。
あって、このマイクロコンピュータ(1)には端子(2
)から常時電源が供給される。このマイクロコンピュー
タ(1)のデータ端子及びクロック端子がそれぞれデー
タ伝送を回路(3)及びクロック伝送線路(4)に接続
される。これらの伝送線路(3) (4)には抵抗器(
5) (6)を介して端子(2)からの電源が供給され
る。
また(7)はメモリ等の常時制御されるオンデバイスで
あって、このオンデバイス(7)には端子〔2〕からの
電源が供給されると共に、このオンデバイス(7)のデ
ータ端子及びクロック端子は伝送線路(3)及び(4)
にそれぞれ直接接続される。
あって、このオンデバイス(7)には端子〔2〕からの
電源が供給されると共に、このオンデバイス(7)のデ
ータ端子及びクロック端子は伝送線路(3)及び(4)
にそれぞれ直接接続される。
これに対し〔8〕は通常の不使用時には動作の停止され
るオフデバイスであって、このオフデバイス(8)には
端子(9)から不使用時遮断される電源が供給される。
るオフデバイスであって、このオフデバイス(8)には
端子(9)から不使用時遮断される電源が供給される。
そしてさらにこのオフデバイス(8)のデータ端子が抵
抗器(10)、トランジスタ(11)を介してデータ伝
送線路(3)に接続され、クロック端子が抵抗器(12
)、ダイオード(13)を介してクロック伝送線路(4
)に接続されると共に、トランジスタ(11)のベース
及び抵抗器(10) (12)の他端にそれぞれ抵抗器
(14) (15) (16)を通じ゛〔端子(9)か
らの電源が供給される。
抗器(10)、トランジスタ(11)を介してデータ伝
送線路(3)に接続され、クロック端子が抵抗器(12
)、ダイオード(13)を介してクロック伝送線路(4
)に接続されると共に、トランジスタ(11)のベース
及び抵抗器(10) (12)の他端にそれぞれ抵抗器
(14) (15) (16)を通じ゛〔端子(9)か
らの電源が供給される。
従ってこの装置において、マイクロコンピュータ(1)
とオンデバイス(7)間は常時データ及びクロックの伝
送が行われると共に、端子(9)に電源が供給されてい
るときには、トランジスタ<li)、ダイオード(13
)がオンとなり、マイクロコンピュータ(1)とオフデ
バイス(8)間のデータの伝送及びマイクロコンビン−
タ(1)からオフデバイス(8)へのクロックの供給が
行われる。
とオンデバイス(7)間は常時データ及びクロックの伝
送が行われると共に、端子(9)に電源が供給されてい
るときには、トランジスタ<li)、ダイオード(13
)がオンとなり、マイクロコンピュータ(1)とオフデ
バイス(8)間のデータの伝送及びマイクロコンビン−
タ(1)からオフデバイス(8)へのクロックの供給が
行われる。
これに対し端子(9)の電源が遮断されると、オフデバ
イス(8)の動作が停止されると共に、このときトラン
ジスタ(11)及びダイオード(13)もオフとなる。
イス(8)の動作が停止されると共に、このときトラン
ジスタ(11)及びダイオード(13)もオフとなる。
このためオフデバイス(8)の伝送線路(3) (4)
への影響が遮断されて伝送線路上の信号の変動等が防止
され、コンピュータ(1)とオンデバイス(7)間の伝
送は安定に行われて、必要な制御が安定に行われる。
への影響が遮断されて伝送線路上の信号の変動等が防止
され、コンピュータ(1)とオンデバイス(7)間の伝
送は安定に行われて、必要な制御が安定に行われる。
こ・うしてこの装置によれば、スイッチングS;子が設
けられたことによって、電源の供給されないデバイスを
その期間に完全に伝送線路から遮断することができ、l
系統の伝送線路で安定に全てのデバイスの制御を行うこ
とができるものである。
けられたことによって、電源の供給されないデバイスを
その期間に完全に伝送線路から遮断することができ、l
系統の伝送線路で安定に全てのデバイスの制御を行うこ
とができるものである。
なお上述の装置でダイオード(13)は方向性を持つが
、通常オフデバイス(8)からクロックが出力されるこ
とはない。またこの伝送も双方向とする場合にはトラン
ジスタ(11)と同様の構成を設ければよい。
、通常オフデバイス(8)からクロックが出力されるこ
とはない。またこの伝送も双方向とする場合にはトラン
ジスタ(11)と同様の構成を設ければよい。
この発明によれば、スイッチング素子が設けられたこと
によって、電源の供給されないデバイスをその期間に完
全に伝送線路から遮断することができ、1系統の伝送線
路で安定に全てのデバイスの制御を行うことができるよ
うになった。
によって、電源の供給されないデバイスをその期間に完
全に伝送線路から遮断することができ、1系統の伝送線
路で安定に全てのデバイスの制御を行うことができるよ
うになった。
第1図は本発明の一例の描成図である。
(1)はマイクロコンピュータ、(2)(9)は電源端
子、(3) (4)は伝送線路、(7)はオンデバイス
、(8)はオフデバイス、(11)はトランジスタ、(
13)はダイオードである。 代 理 人 伊 ■ 貞 同 松 隈 秀 盛 宴たI′PIo構鳥口 第構図
子、(3) (4)は伝送線路、(7)はオンデバイス
、(8)はオフデバイス、(11)はトランジスタ、(
13)はダイオードである。 代 理 人 伊 ■ 貞 同 松 隈 秀 盛 宴たI′PIo構鳥口 第構図
Claims (1)
- 【特許請求の範囲】 制御用マイクロコンピュータに複数のデバイスを1系統
のデータ伝送線路とクロック伝送線路を介して接続して
なる制御装置であって、 上記複数やデバイスの内で一時的に電源が供給されない
デバイスの上記データ伝送線路にスイッチング素子を介
在してなることを特徴とする制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63297851A JP2934443B2 (ja) | 1988-11-25 | 1988-11-25 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63297851A JP2934443B2 (ja) | 1988-11-25 | 1988-11-25 | 制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02144603A true JPH02144603A (ja) | 1990-06-04 |
| JP2934443B2 JP2934443B2 (ja) | 1999-08-16 |
Family
ID=17851971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63297851A Expired - Fee Related JP2934443B2 (ja) | 1988-11-25 | 1988-11-25 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2934443B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6293232U (ja) * | 1985-11-29 | 1987-06-15 |
-
1988
- 1988-11-25 JP JP63297851A patent/JP2934443B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6293232U (ja) * | 1985-11-29 | 1987-06-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2934443B2 (ja) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE86771T1 (de) | System zur fuetterung von reprogrammierungsdaten in einen eingebetteten prozessor. | |
| JPS59200326A (ja) | データ処理装置 | |
| US4196360A (en) | Interface driver circuit | |
| JP2934443B2 (ja) | 制御装置 | |
| JPH036037Y2 (ja) | ||
| JPH029372Y2 (ja) | ||
| JP2818002B2 (ja) | チャネルスイッチ制御方式 | |
| JPS61193219A (ja) | 電源投入方式 | |
| JPH0224293Y2 (ja) | ||
| JPS6220586B2 (ja) | ||
| JPH067385U (ja) | 遠隔制御装置 | |
| JPS63234797A (ja) | 電源の遠隔制御方式 | |
| JPH054134Y2 (ja) | ||
| JPS6342562Y2 (ja) | ||
| JP2663489B2 (ja) | 電源制御装置 | |
| JPS59218526A (ja) | Cpu切換回路 | |
| JPS6252602A (ja) | 多重化アナログ出力制御装置 | |
| JPS6333922A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS6136271B2 (ja) | ||
| JPS63143639A (ja) | システム監視装置 | |
| JP2503299Y2 (ja) | 電源盤起動制御回路 | |
| JPH01309109A (ja) | 電源制御方式 | |
| JPH05225160A (ja) | 二重化切換え回路 | |
| JPS61247231A (ja) | 自動電源オンオフ装置 | |
| JPH03187528A (ja) | 冗長切替制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |