JPS6220586B2 - - Google Patents
Info
- Publication number
- JPS6220586B2 JPS6220586B2 JP57102647A JP10264782A JPS6220586B2 JP S6220586 B2 JPS6220586 B2 JP S6220586B2 JP 57102647 A JP57102647 A JP 57102647A JP 10264782 A JP10264782 A JP 10264782A JP S6220586 B2 JPS6220586 B2 JP S6220586B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- card
- logic circuits
- cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
本発明は、ケーブル・コネクタの抜き差しに応
じて出力の自動切換えを行うようにした２重化出
力回路に関するものである。
じて出力の自動切換えを行うようにした２重化出
力回路に関するものである。
上位インテリジエンス・ユニツトからの出力情
報を受けて保持し、これに対応する信号をフイー
ルドに出力する出力回路を冗長化する場合、従来
２つのカード間でフリツプ・フロツプを構成し、
異常検出時に上位インテリジエンス・ユニツトか
らの出力選択信号で出力を切換えたり、カードの
抜き差しに応じて出力カードを自動的に切換える
ものはあつたが、ケーブルの抜き差しに応じて自
動的に出力回路の切換わるものはなく、オンライ
ンでのメインテナンスの際不便であつた。
報を受けて保持し、これに対応する信号をフイー
ルドに出力する出力回路を冗長化する場合、従来
２つのカード間でフリツプ・フロツプを構成し、
異常検出時に上位インテリジエンス・ユニツトか
らの出力選択信号で出力を切換えたり、カードの
抜き差しに応じて出力カードを自動的に切換える
ものはあつたが、ケーブルの抜き差しに応じて自
動的に出力回路の切換わるものはなく、オンライ
ンでのメインテナンスの際不便であつた。
本発明は上記の欠点を解消するためになされた
もので、ケーブル・コネクタを抜き差しした場合
に出力回路を自動的に切り換えることのできる２
重化出力回路の実現を目的とする。
もので、ケーブル・コネクタを抜き差しした場合
に出力回路を自動的に切り換えることのできる２
重化出力回路の実現を目的とする。
本発明によれば一方の出力カードに含まれる論
理回路と他方の出力カードに含まれる論理回路で
バツクボード配線を介してフリツプ・フロツプを
構成し、前記論理回路の他の入力を、ケーブル側
でコネクタの２端子を結合する配線を介して所定
電圧源の一方の端子に接続するとともに、抵抗を
介して前記所定電圧源の他方の端子に接続するこ
とにより、上記の目的を達成できる。
理回路と他方の出力カードに含まれる論理回路で
バツクボード配線を介してフリツプ・フロツプを
構成し、前記論理回路の他の入力を、ケーブル側
でコネクタの２端子を結合する配線を介して所定
電圧源の一方の端子に接続するとともに、抵抗を
介して前記所定電圧源の他方の端子に接続するこ
とにより、上記の目的を達成できる。
以下図面にもとずいて本発明を説明する。
図は本発明の一実施例を示す要部構成回路図で
ある。図において、１，２は互いに２重化の関係
にある出力カード、１１，２１はこの出力カード
１，２において上位インテリジエンス・ユニツト
から通信線路３を介して出力データを与えられ保
持する出力レジスタ、１２，２２はこの出力レジ
スタ１１，２１からの出力データに対応したアナ
ログ信号を出力するＤ／Ａ変換回路、１３，２３
はこのＤ／Ａ変換回路のアナログ信号に対応する
出力電流（例：４〜20mA）を発生する定電流発
生回路、１４，２４は前記定電流回路に接続し前
記出力電流のフイールド負荷４への供給を制御す
る出力スイツチ、１５，２５は前記定電流回路に
接続し、逆流を防止するとともに一方の出力回路
からの出力電流のみを負荷４に与えるようにする
ダイオード、１６，２６はバツクボード（複数の
カードを挿入するコネクタやその間の配線から成
る部分）配線を介して互いにフリツプ・フロツプ
を構成する論理回路で、ここではNAND回路を使
用した場合を例示する。１７，２７はこのNAND
回路〓１６，２６の入出力がたすき掛けに接続し
ている入力端子に一端が接続し他端が電源電圧
Vccに接続するプルアツプ抵抗、１８，２８は前
記NAND回路１６，２６の他の入力端子に一端が
接続し他端がコモンに接続するプルダウン抵抗で
ある。１９，２９は前記出力カード１，２に接続
するケーブル・コネクタで、この中には両はじの
２端子を互いに接続するリード線５１，５２が設
置されており、NAND回路１６，２６のひとつの
入力端には、このリード線５１，５２を介して電
源電圧Vccが印加するようになつている。
ある。図において、１，２は互いに２重化の関係
にある出力カード、１１，２１はこの出力カード
１，２において上位インテリジエンス・ユニツト
から通信線路３を介して出力データを与えられ保
持する出力レジスタ、１２，２２はこの出力レジ
スタ１１，２１からの出力データに対応したアナ
ログ信号を出力するＤ／Ａ変換回路、１３，２３
はこのＤ／Ａ変換回路のアナログ信号に対応する
出力電流（例：４〜20mA）を発生する定電流発
生回路、１４，２４は前記定電流回路に接続し前
記出力電流のフイールド負荷４への供給を制御す
る出力スイツチ、１５，２５は前記定電流回路に
接続し、逆流を防止するとともに一方の出力回路
からの出力電流のみを負荷４に与えるようにする
ダイオード、１６，２６はバツクボード（複数の
カードを挿入するコネクタやその間の配線から成
る部分）配線を介して互いにフリツプ・フロツプ
を構成する論理回路で、ここではNAND回路を使
用した場合を例示する。１７，２７はこのNAND
回路〓１６，２６の入出力がたすき掛けに接続し
ている入力端子に一端が接続し他端が電源電圧
Vccに接続するプルアツプ抵抗、１８，２８は前
記NAND回路１６，２６の他の入力端子に一端が
接続し他端がコモンに接続するプルダウン抵抗で
ある。１９，２９は前記出力カード１，２に接続
するケーブル・コネクタで、この中には両はじの
２端子を互いに接続するリード線５１，５２が設
置されており、NAND回路１６，２６のひとつの
入力端には、このリード線５１，５２を介して電
源電圧Vccが印加するようになつている。
上位インテリジエンス・ユニツトからバツクボ
ードの通信線路３経由で同一データが出力レジス
タ１１，２１に与えられるのでこれはＤ／Ａ変換
回路１２，２２で同一アナログ信号に変換され、
定電流発生回路１３，２３において同一出力電流
I1，I2を発生する。例えば図に示すように出力カ
ード１の出力スイツチ１４がOFF、出力カード
２の出力スイツチ２４がONであると、出力電流
I1がダイオード１５、ケーブル・コネクタ１９を
経由して負荷４に供給される。このとき出力電流
I2は出力スイツチ２４によつてコモンへバイパス
される。またダイオード２５により出力電流I1は
カード２に逆流しない。
ードの通信線路３経由で同一データが出力レジス
タ１１，２１に与えられるのでこれはＤ／Ａ変換
回路１２，２２で同一アナログ信号に変換され、
定電流発生回路１３，２３において同一出力電流
I1，I2を発生する。例えば図に示すように出力カ
ード１の出力スイツチ１４がOFF、出力カード
２の出力スイツチ２４がONであると、出力電流
I1がダイオード１５、ケーブル・コネクタ１９を
経由して負荷４に供給される。このとき出力電流
I2は出力スイツチ２４によつてコモンへバイパス
される。またダイオード２５により出力電流I1は
カード２に逆流しない。
通常の状態では上位インテリジエンス・ユニツ
トからバツクボード配線を介してNAND回路の入
力端子に与えられる出力選択信号により出力カー
ドが選択される。例えば出力カード１が選択され
ると、NAND回路１６の出力が“Ｌ”となり出力
スイツチ１４がOFF、NAND回路２６の出力が
“Ｈ”となつて出力スイツチ２４がONとなる。
トからバツクボード配線を介してNAND回路の入
力端子に与えられる出力選択信号により出力カー
ドが選択される。例えば出力カード１が選択され
ると、NAND回路１６の出力が“Ｌ”となり出力
スイツチ１４がOFF、NAND回路２６の出力が
“Ｈ”となつて出力スイツチ２４がONとなる。
オンラインでのメインテナンスを行なう場合に
はカードの抜き差しやケーブルの抜き差しに対し
ても出力の切換えが自動的に行われることが必要
で、これは下記の様にして実現される。例えば、
前記フリツプ・フロツプを構成するNAND回路１
６，２６の入力のうち、上部インテリジエンス・
ユニツトからの出力選択信号によるものが共に
“Ｈ”で、NAND回路１６の出力が“Ｌ”、NAND
回路２６の出力が“Ｈ”となつている状態では出
力カード１の出力が選択されている。この状態で
出力カード１をバツクボードから引抜くと、出力
カード２のプルアツプ抵抗２７に接続するNAND
回路２６の入力は、前記プルアツプ抵抗に接続す
る電源電圧Vccによつて引上げられ“Ｈ”とな
る。この結果NAND回路２６の出力は“Ｌ”とな
つて出力スイツチはONからOFFに切換わり、出
力カード２からフイールドへ出力されるようにな
る。出力カード１が選択されている初めの状態
で、出力カード２をバツクボードから引抜いた場
合には出力カード１側の条件は変化しないので、
そのまま出力カード１から出力される。
はカードの抜き差しやケーブルの抜き差しに対し
ても出力の切換えが自動的に行われることが必要
で、これは下記の様にして実現される。例えば、
前記フリツプ・フロツプを構成するNAND回路１
６，２６の入力のうち、上部インテリジエンス・
ユニツトからの出力選択信号によるものが共に
“Ｈ”で、NAND回路１６の出力が“Ｌ”、NAND
回路２６の出力が“Ｈ”となつている状態では出
力カード１の出力が選択されている。この状態で
出力カード１をバツクボードから引抜くと、出力
カード２のプルアツプ抵抗２７に接続するNAND
回路２６の入力は、前記プルアツプ抵抗に接続す
る電源電圧Vccによつて引上げられ“Ｈ”とな
る。この結果NAND回路２６の出力は“Ｌ”とな
つて出力スイツチはONからOFFに切換わり、出
力カード２からフイールドへ出力されるようにな
る。出力カード１が選択されている初めの状態
で、出力カード２をバツクボードから引抜いた場
合には出力カード１側の条件は変化しないので、
そのまま出力カード１から出力される。
次に、前記と同様に出力カード１からフイール
ドへ出力している初期状態において、ケーブル・
コネクタ１９を引抜くと、このケーブル・コネク
タの両端の端子間を接続するリード線５１が回路
から抜けるので、NAND回路１６の、抵抗１８に
接続する入力は“Ｌ”となり、この結果NAND回
路１６の出力は“Ｈ”となつて出力スイツチ１４
はONとなる。同時に、出力カード２のNAND回
路２６のプルアツプ抵抗２７に接続する入力は
“Ｈ”となりNAND回路の出力は“Ｌ”となるの
で出力スイツチ２４はOFFとなり、その結果出
力カード２からフイールドへ出力されるようにな
る。出力カード１が選択されている初めの状態で
ケーブル・コネクタ２９を引抜いても状態は変化
しない。
ドへ出力している初期状態において、ケーブル・
コネクタ１９を引抜くと、このケーブル・コネク
タの両端の端子間を接続するリード線５１が回路
から抜けるので、NAND回路１６の、抵抗１８に
接続する入力は“Ｌ”となり、この結果NAND回
路１６の出力は“Ｈ”となつて出力スイツチ１４
はONとなる。同時に、出力カード２のNAND回
路２６のプルアツプ抵抗２７に接続する入力は
“Ｈ”となりNAND回路の出力は“Ｌ”となるの
で出力スイツチ２４はOFFとなり、その結果出
力カード２からフイールドへ出力されるようにな
る。出力カード１が選択されている初めの状態で
ケーブル・コネクタ２９を引抜いても状態は変化
しない。
また、出力カードやケーブル・コネクタを引抜
いた後に、再び挿入するときに出力回路の切り換
えは起こらない。
いた後に、再び挿入するときに出力回路の切り換
えは起こらない。
上記の２重化出力回路は、異常検出時の出力選
択信号による出力切換え以外に、出力カードやケ
ーブル・コネクタの抜き差しの際にも自動的かつ
瞬時に出力を切換えることができるので、オンラ
イン・メインテナンスを非常に容易にすることが
できる。また、コネクタ部に施した簡単な配線と
若干の抵抗によりケーブル・コネクタ抜き差しに
対する出力自動切換えを実現できるので、構成が
簡単で安価という利点もある。
択信号による出力切換え以外に、出力カードやケ
ーブル・コネクタの抜き差しの際にも自動的かつ
瞬時に出力を切換えることができるので、オンラ
イン・メインテナンスを非常に容易にすることが
できる。また、コネクタ部に施した簡単な配線と
若干の抵抗によりケーブル・コネクタ抜き差しに
対する出力自動切換えを実現できるので、構成が
簡単で安価という利点もある。
なお、図の実施例ではフリツプ・フロツプを構
成する論理素子としてNAND回路を用いたが、こ
れに限らず他の論理素子でも構成できる。
成する論理素子としてNAND回路を用いたが、こ
れに限らず他の論理素子でも構成できる。
また、上記の実施例においてケーブル・コネク
タの両端の端子間をリード線を介して接続したの
は、ケーブル・コネクタの引き抜き時を最も早く
検知できるという利点を有するが、その他の任意
の２端子を使用することも可能である。
タの両端の端子間をリード線を介して接続したの
は、ケーブル・コネクタの引き抜き時を最も早く
検知できるという利点を有するが、その他の任意
の２端子を使用することも可能である。
また上記の実施例では出力カードからの出力が
アナログ電流出力の場合を示したが、これに限ら
ず、電圧出力、デイジタル出力等他の出力信号形
態も可能である。
アナログ電流出力の場合を示したが、これに限ら
ず、電圧出力、デイジタル出力等他の出力信号形
態も可能である。
以上述べたように、本発明によれば、ケーブ
ル・コネクタを抜き差しした場合に出力回路を自
動的に切換えることのできる２重化出力回路を簡
単な構成で実現できる。
ル・コネクタを抜き差しした場合に出力回路を自
動的に切換えることのできる２重化出力回路を簡
単な構成で実現できる。
図は本発明の一実施例を示す要部構成回路図で
ある。 １，２…出力カード、４…負荷、１６，２６…
論理回路、１９，２９…ケーブル・コネクタ、
Vcc…電源電圧、５１，５２…ケーブル・コネク
タの２端子を接続するリード線。
ある。 １，２…出力カード、４…負荷、１６，２６…
論理回路、１９，２９…ケーブル・コネクタ、
Vcc…電源電圧、５１，５２…ケーブル・コネク
タの２端子を接続するリード線。
Claims (1)
- １ 上位インテリジエンス・ユニツトからの出力
情報を保持し、この出力情報に対応する信号をケ
ーブル・コネクタを介して負荷に出力する２重化
された出力回路において、前記各出力回路をそれ
ぞれバツクボードに結合するカード上に構成し、
一方の出力カードに含まれる論理回路と他方の出
力カードに含まれる論理回路との間で前記バツク
ボード内の配線を介して前記論理回路の入出力端
子間をたすき掛けに接続することによりフリツ
プ・フロツプを構成するとともに、前記各論理回
路の他の入力端子を、前記各ケーブル・コネクタ
の２端子をケーブル側で接続するリード線を介し
て所定直流電圧源の一方の端子に接続するととも
に、抵抗を介して前記所定直流電圧源の他方の端
子に接続し、前記各論理回路の出力信号によつて
上位インテリジエンス・ユニツトからの出力情報
を前記負荷に切換制御するようにしたことを特徴
とする冗長化出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102647A JPS58219626A (ja) | 1982-06-15 | 1982-06-15 | 冗長化出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102647A JPS58219626A (ja) | 1982-06-15 | 1982-06-15 | 冗長化出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58219626A JPS58219626A (ja) | 1983-12-21 |
| JPS6220586B2 true JPS6220586B2 (ja) | 1987-05-07 |
Family
ID=14333026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57102647A Granted JPS58219626A (ja) | 1982-06-15 | 1982-06-15 | 冗長化出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219626A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0827736B2 (ja) * | 1988-07-26 | 1996-03-21 | 横河電機株式会社 | 二重化プロセッサシステム |
| JPH0833843B2 (ja) * | 1988-09-02 | 1996-03-29 | 富士通株式会社 | 中央処理装置二重化システム |
-
1982
- 1982-06-15 JP JP57102647A patent/JPS58219626A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58219626A (ja) | 1983-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3740746B2 (ja) | 増設ユニットを備えるプログラマブルコントローラ | |
| JPS6220586B2 (ja) | ||
| JPH01205222A (ja) | コネクタ共用化装置 | |
| JP2851730B2 (ja) | プログラマブルコントローラ | |
| US4309768A (en) | Mismatch detection circuit for duplicated logic units | |
| JPH038126B2 (ja) | ||
| JP3664820B2 (ja) | 伝送装置間インタフェースにおけるフェイルセーフ回路 | |
| JP2525185B2 (ja) | インタ−フェ−ス回路 | |
| JPS584505B2 (ja) | 論理信号伝送装置 | |
| JPH0136758B2 (ja) | ||
| JP2921968B2 (ja) | 比較器 | |
| JP2830486B2 (ja) | 通信装置 | |
| KR900010344Y1 (ko) | 전류원에 의한 데이타 전송회로 | |
| JPH10105287A (ja) | 拡張ボードの接続方式 | |
| JPS59112515A (ja) | スイツチ入力回路 | |
| JPS60178557A (ja) | 入出力制御装置 | |
| JPH04108243A (ja) | インタフェース自動切換回路 | |
| JPH036037Y2 (ja) | ||
| JPS63304749A (ja) | インタ−フェ−ス回路 | |
| JPH06222940A (ja) | マスタ／スレーブ判定方式 | |
| JPH0143399B2 (ja) | ||
| JPS6041321A (ja) | 入力回路 | |
| JPS6252602A (ja) | 多重化アナログ出力制御装置 | |
| JPH10124117A (ja) | 端子台ユニット | |
| JPS6027229A (ja) | 延長装置 |