JPH02144729A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH02144729A JPH02144729A JP63301273A JP30127388A JPH02144729A JP H02144729 A JPH02144729 A JP H02144729A JP 63301273 A JP63301273 A JP 63301273A JP 30127388 A JP30127388 A JP 30127388A JP H02144729 A JPH02144729 A JP H02144729A
- Authority
- JP
- Japan
- Prior art keywords
- error
- segment
- procedure
- descriptor
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 72
- 238000001514 detection method Methods 0.000 claims description 14
- 239000013256 coordination polymer Substances 0.000 claims 1
- 239000000284 extract Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract 3
- 230000008570 general process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子計算機に利用する。特に、データ処理を
行う際のエラー処理手段に関する。
行う際のエラー処理手段に関する。
本発明は、仮想メモリ空間を利用するデータ処理装置の
エラー割込み処理手段において、エラー発生箇所ごとに
エラー処理手続の変更ができる手段を備えることにより
、 エラー処理手続内で発生したエラー割込みの繰返し発生
を防止し、また、オペレーティングシステム内で発生し
たエラー割込みに対して発生セグメントに応じてンステ
ムダウンとタスクダウンとに分けて処理することができ
るようにしたものである。
エラー割込み処理手段において、エラー発生箇所ごとに
エラー処理手続の変更ができる手段を備えることにより
、 エラー処理手続内で発生したエラー割込みの繰返し発生
を防止し、また、オペレーティングシステム内で発生し
たエラー割込みに対して発生セグメントに応じてンステ
ムダウンとタスクダウンとに分けて処理することができ
るようにしたものである。
従来エラー割込みが発生した場合に、
■ システム内に唯一のエラー処理手続きを持ち、エラ
ー割込み発生時に常に同一の処置を行うか、または、 ■ プログラムに唯一のエラー処理手続きを持ち、エラ
ー割込み発生時にそのプログラム内では常に同一の処置
を行う。
ー割込み発生時に常に同一の処置を行うか、または、 ■ プログラムに唯一のエラー処理手続きを持ち、エラ
ー割込み発生時にそのプログラム内では常に同一の処置
を行う。
このような従来のエラー割込み処理には、■ エラー割
込みの発生箇所に応じてエラー処理手続きを変更できな
いので、エラー処理手続き内でエラー割込みが発生した
場合にエラー割込みが際限なく繰返されることが起こる
欠点があり、また、 ■ エラー割込みの発生箇所に応じてエラー処理手続き
を変更できないので、オペレーティングシステム内で発
生した場合に常にシステムダウンになる欠点がある。
込みの発生箇所に応じてエラー処理手続きを変更できな
いので、エラー処理手続き内でエラー割込みが発生した
場合にエラー割込みが際限なく繰返されることが起こる
欠点があり、また、 ■ エラー割込みの発生箇所に応じてエラー処理手続き
を変更できないので、オペレーティングシステム内で発
生した場合に常にシステムダウンになる欠点がある。
本発明はこのような欠点を除去するもので、エラー割込
みの発生箇所に応じてエラー処理手続の変更が行えるデ
ータ処理装置を提供することを目的とする。
みの発生箇所に応じてエラー処理手続の変更が行えるデ
ータ処理装置を提供することを目的とする。
本発明は、複数の処理手続きセグメントを格納する第一
格納手段およびこのセグメント上の処理手続きを実行す
るCPUを備え、仮想アドレス空間を利用するデータ処
理装置において、不正アクセス時にエラー割込みを発生
した処理手続きセグメントを検出する検出手段と、処理
手続きセグメントに対応して設けられ、エラー処理記述
子を指定するセグメント記述子を格納する第二格納手段
とを備え、上記第一格納手段は、エラー処理記述子で指
定されるエラー処理手続セグメントの複数を格納する領
域を有し、さらに、上記検出手段が検出した処理手続き
セグメントに対応したセグメント記述子が指定するエラ
ー処理記述子を上記第二格納手段より抽出し、このエラ
ー処理記述子が指定するエラー処理手続きを上記第一格
納手段から抽出して上記CPUに与える制御手段を備え
たことを特徴とする。
格納手段およびこのセグメント上の処理手続きを実行す
るCPUを備え、仮想アドレス空間を利用するデータ処
理装置において、不正アクセス時にエラー割込みを発生
した処理手続きセグメントを検出する検出手段と、処理
手続きセグメントに対応して設けられ、エラー処理記述
子を指定するセグメント記述子を格納する第二格納手段
とを備え、上記第一格納手段は、エラー処理記述子で指
定されるエラー処理手続セグメントの複数を格納する領
域を有し、さらに、上記検出手段が検出した処理手続き
セグメントに対応したセグメント記述子が指定するエラ
ー処理記述子を上記第二格納手段より抽出し、このエラ
ー処理記述子が指定するエラー処理手続きを上記第一格
納手段から抽出して上記CPUに与える制御手段を備え
たことを特徴とする。
本発明は、エラー割込みの発生箇所により起動されるエ
ラー処理手続きを変更できるようにするもので、エラー
割込みを起こした手続きセグメントに対応するエラー処
理記述子を示すセグメント記述子とエラー割込み発生時
に制御を移すべき手続きの番地を示すエラー処理記述子
とを利用してエラー割込みを検出し、エラー割込みを起
こした手続きセグメントに対応するセグメント記述子で
示されたエラー処理記述子が指すエラー処理手続きに制
御を移す。
ラー処理手続きを変更できるようにするもので、エラー
割込みを起こした手続きセグメントに対応するエラー処
理記述子を示すセグメント記述子とエラー割込み発生時
に制御を移すべき手続きの番地を示すエラー処理記述子
とを利用してエラー割込みを検出し、エラー割込みを起
こした手続きセグメントに対応するセグメント記述子で
示されたエラー処理記述子が指すエラー処理手続きに制
御を移す。
以下、本発明の一実施例を図面に基づき説明する。第1
図はこの実施例の構成を示すブo 、7り構成図である
。
図はこの実施例の構成を示すブo 、7り構成図である
。
この実施例は、第1図に示すように、エラー処理記述子
3て指定されるエラー処理手続き4のセグメントの複数
と一般的処理手続き7のセグメントを含む複数の処理手
続きセグメントを格納する第一格納手段と、この第一格
納手段に格納されたセグメント上の処理手続を実行する
CPU5と、処理手続きセグメントに対応して設けられ
、エラー処理記述子3を指定するセグメント記述子を格
納する第二格納手段であるセグメント記述子テーブル2
と、不正アクセス時にエラー割込みを発生した処理手続
きセグメントを検出する検出手段およびこの検出手段が
検出した処理手続きセグメントに対応したセグメント記
述子が指定するエラー処理記述子を上記第二格納手段か
ら抽出し、このエラー処理記述子が指定するエラー処理
手続きを上記第一格納手段から抽出してCPU5に与え
る制御手段を有するエラー割込み検出手段1とを備える
。
3て指定されるエラー処理手続き4のセグメントの複数
と一般的処理手続き7のセグメントを含む複数の処理手
続きセグメントを格納する第一格納手段と、この第一格
納手段に格納されたセグメント上の処理手続を実行する
CPU5と、処理手続きセグメントに対応して設けられ
、エラー処理記述子3を指定するセグメント記述子を格
納する第二格納手段であるセグメント記述子テーブル2
と、不正アクセス時にエラー割込みを発生した処理手続
きセグメントを検出する検出手段およびこの検出手段が
検出した処理手続きセグメントに対応したセグメント記
述子が指定するエラー処理記述子を上記第二格納手段か
ら抽出し、このエラー処理記述子が指定するエラー処理
手続きを上記第一格納手段から抽出してCPU5に与え
る制御手段を有するエラー割込み検出手段1とを備える
。
まず、この実施例の動作を第1図を参照して説明する。
セグメント番号nの一役的処理手続き7のセグメントで
エラー割込みが発生すると、CPU D ’+まエラー
手続きセグメント番号6を「n」にセットし、エラー割
込み検出手段1に制御を移す。
エラー割込みが発生すると、CPU D ’+まエラー
手続きセグメント番号6を「n」にセットし、エラー割
込み検出手段1に制御を移す。
エラー割込み検出手段1はエラー手続きセグメント番号
6のセット値「n」に基づきセグメント記述子テーブル
2内のセグメント番号nの手続きセグメントに対応する
セグメント記述子2−nの内容を参照してエラー処理記
述子30番地を得る。
6のセット値「n」に基づきセグメント記述子テーブル
2内のセグメント番号nの手続きセグメントに対応する
セグメント記述子2−nの内容を参照してエラー処理記
述子30番地を得る。
さらに、エラー処理記述子3の内容を参照してエラー処
理手続き4の番地を得てエラー処理手続き4に制御を移
す。
理手続き4の番地を得てエラー処理手続き4に制御を移
す。
次に、セグメント記述子、エラー処理記述子およびエラ
ー処理手続きの組合せによる動作例を第3図を参照して
説明する。エラー処理手続き4−0はシステムダウン処
理を行うものとし、エラー処理手続き4−1はタスクダ
ウン処理を行うものとする。また、エラー処理手続き4
−1のセグメント番号を0とする。セグメント番号nの
一般的処理手続き7のセグメントでエラー割込みが発生
すると、CPU5はエラー手続きセグメント番号として
nをセントし、エラー割込み検出手段1に制御を移す。
ー処理手続きの組合せによる動作例を第3図を参照して
説明する。エラー処理手続き4−0はシステムダウン処
理を行うものとし、エラー処理手続き4−1はタスクダ
ウン処理を行うものとする。また、エラー処理手続き4
−1のセグメント番号を0とする。セグメント番号nの
一般的処理手続き7のセグメントでエラー割込みが発生
すると、CPU5はエラー手続きセグメント番号として
nをセントし、エラー割込み検出手段1に制御を移す。
エラー割込み検出手段1は一般的処理手続き7のセグメ
ントに対応するセグメント記述子2−nを参照し、次に
エラー処理記述子3−nを参照し、エラー処理手続き4
−1に制御を移す。エラー処理手続き4−1ではタスク
ダウン処理を行う。このときにエラー処理手続き4−1
でエラー割込みが発生すると、CPU5はエラー手続き
セグメント番号として「0」をセットし、エラー割込み
検出手段1に制御を移す。エラー割込み検出手段1はエ
ラー処理手続き4−1のセグメント番号0に対応するセ
グメント記述子2−0を参照し、次にエラー処理記述子
3−0を参照し、エラー処理手続き4−0に制御を移す
。エラー処理手続き4−0ではシステムダウン処理を行
う。
ントに対応するセグメント記述子2−nを参照し、次に
エラー処理記述子3−nを参照し、エラー処理手続き4
−1に制御を移す。エラー処理手続き4−1ではタスク
ダウン処理を行う。このときにエラー処理手続き4−1
でエラー割込みが発生すると、CPU5はエラー手続き
セグメント番号として「0」をセットし、エラー割込み
検出手段1に制御を移す。エラー割込み検出手段1はエ
ラー処理手続き4−1のセグメント番号0に対応するセ
グメント記述子2−0を参照し、次にエラー処理記述子
3−0を参照し、エラー処理手続き4−0に制御を移す
。エラー処理手続き4−0ではシステムダウン処理を行
う。
本発明は、以上説明したように、エラー割込みの発生箇
所(手続きセグメント)ごとに対応するエラー処理手続
きを変更できるので、エラー処理手続き内でエラー割込
みが発生した場合に他の一般的な手続きセグメント内で
エラー割込みが発生したときに実行するエラー処理手続
きと別のエラー処理手続きを実行してエラー割込みが際
限なく繰返されるのを防ぐことができる効果があり、ま
た、オペレーティングシステム内で発生したエラー割込
みに関しても発生セグメントによりシステムダウンとタ
スクダウンとを分けることができる効果がある。
所(手続きセグメント)ごとに対応するエラー処理手続
きを変更できるので、エラー処理手続き内でエラー割込
みが発生した場合に他の一般的な手続きセグメント内で
エラー割込みが発生したときに実行するエラー処理手続
きと別のエラー処理手続きを実行してエラー割込みが際
限なく繰返されるのを防ぐことができる効果があり、ま
た、オペレーティングシステム内で発生したエラー割込
みに関しても発生セグメントによりシステムダウンとタ
スクダウンとを分けることができる効果がある。
第1図は本発明実施例の構成を示す構成図。
第2図は第1図のエラー割込み検出手段の動作を示すフ
ローチャート。 第3図は本発明実施例の動作を示す説明図。 1・・・エラー割込み検出手段、2・・・セグメント記
述子テーブノベ2−〇、2−1.2−n・・・セグメン
ト記述子、3.3−0.3−1.3−n・・・エラー処
理記述子、4.4−0.4−1・・・エラー処理手続き
、5・・・CPU、6・・・エラー手続きセグメント番
号、7・・・一般的処理手続き。
ローチャート。 第3図は本発明実施例の動作を示す説明図。 1・・・エラー割込み検出手段、2・・・セグメント記
述子テーブノベ2−〇、2−1.2−n・・・セグメン
ト記述子、3.3−0.3−1.3−n・・・エラー処
理記述子、4.4−0.4−1・・・エラー処理手続き
、5・・・CPU、6・・・エラー手続きセグメント番
号、7・・・一般的処理手続き。
Claims (1)
- 【特許請求の範囲】 1、複数の処理手続きセグメントを格納する第一格納手
段およびこのセグメント上の処理手続きを実行するCP
Uを備え、仮想アドレス空間を利用するデータ処理装置
において、 不正アクセス時にエラー割込みを発生した処理手続きセ
グメントを検出する検出手段と、 処理手続きセグメントに対応して設けられ、エラー処理
記述子を指定するセグメント記述子を格納する第二格納
手段と を備え、 上記第一格納手段は、エラー処理記述子で指定されるエ
ラー処理手続セグメントの複数を格納する領域を有し、 さらに、上記検出手段が検出した処理手続きセグメント
に対応したセグメント記述子が指定するエラー処理記述
子を上記第二格納手段より抽出し、このエラー処理記述
子が指定するエラー処理手続きを上記第一格納手段から
抽出して上記CPUに与える制御手段 を備えたことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301273A JPH02144729A (ja) | 1988-11-28 | 1988-11-28 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301273A JPH02144729A (ja) | 1988-11-28 | 1988-11-28 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02144729A true JPH02144729A (ja) | 1990-06-04 |
Family
ID=17894836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63301273A Pending JPH02144729A (ja) | 1988-11-28 | 1988-11-28 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02144729A (ja) |
-
1988
- 1988-11-28 JP JP63301273A patent/JPH02144729A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2972355B2 (ja) | デジタルデータプロセッサおよびその作動方法 | |
| JPH0114611B2 (ja) | ||
| HK1003604B (en) | Method and apparatus for handling nested interrupts | |
| JPH02144729A (ja) | データ処理装置 | |
| JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPH06309236A (ja) | メモリの不正書込み検出回路 | |
| JPH01233545A (ja) | 割込み要因制御装置 | |
| JP2580734B2 (ja) | 仮想記憶アドレス空間アクセス制御方式 | |
| JP2584082B2 (ja) | 高速割込み処理装置 | |
| JPS621042A (ja) | 電子計算機 | |
| JPH03154934A (ja) | ファイル転送エラー検出方法 | |
| JPH0334053A (ja) | 制御移行方式 | |
| JPH0367357A (ja) | マルチcpuシステム | |
| JPH0447347A (ja) | 記憶制御装置 | |
| JPH03182959A (ja) | 高速コプロセサインタフェース機構 | |
| JPS61157948A (ja) | 割込み要因解析装置 | |
| JPH0690711B2 (ja) | メモリアクセス制御方式 | |
| JPS59160241A (ja) | プロセス起動方法 | |
| JPS6010342A (ja) | 汎用レジスタのリロ−ド制御方式 | |
| JPH0497464A (ja) | 通信処理装置におけるオフラインメモリ情報転送制御方式 | |
| JPH03257629A (ja) | 割込み復帰装置 | |
| JPS60178543A (ja) | 割込み制御方式 | |
| JPS62154166A (ja) | マイクロコンピユ−タ |