JPH021456B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は全体としてMOS（金属−酸化物−半導
体）クロツク発生器に関するものであり、とくに
そのようなクロツク発生器に用いる改良したトリ
ガ回路またはトリガ回路網に関するものである。

MOSメモリは各種の内部メモリ機能を制御す
るために用いられる１つまたは２つのクロツク発
生器を常に含む。各クロツク発生器は高レベルの
クロツク出力信号を発生するためのブートストラ
ツプ回路と、適切に動作を開始させるためにブー
トストラツプ回路を調整するプレチヤージおよび
トリガ回路とを含む。米国特許第4061933号には
この種のクロツク発生器が開示されている。

そのようなクロツク発生器にはいくつかの問題
がある。たとえば、それらのクロツク発生器の電
力消費量が比較的多く、（入力容量が高いために）
利得が比較的低い。また、それらのクロツク発生
器のクロツク出力電圧はしばしば多重勾配にさせ
られる。したがつて、それらのクロツク出力によ
りドライブされる回路はそれらのクロツク出力の
特性に適合するように特に構成される。

従来のクロツク発生器にしばしば起る別の問題
はそれらの出力に関連する遅延を変えることがで
きないことである。更に、温度その他の変量が変
化すると、それらの出力の遅延はそれらの出力に
よりドライブされる回路における対応する変化を
良く追従しないことである。

ある従来のクロツク発生器における更に別の問
題は、電力消費量が増加するというぎせいを払わ
ないことには、それらのクロツク発生器の前端部
トリガ回路が、論理により制御される出力を発生
するための論理機能（アンド、オア等の機能）を
実行できないことである。

本発明はクロツク発生器用の改良したトリガ回
路を提供することにより前記した諸問題を解決す
るものである。

本発明の全体的な目的はMOSクロツク発生器
用の改良したトリガ回路を得ることである。

本発明は電力消費量を減少し、クロツク発生器
の利得を高くするトリガ回路を提供できる。

また、本発明は、クロツク発生器によりドライ
ブされる回路を追従するクロツクの遅延を選択的
に変化させることができる組合わされたトリガ回
路およびクロツク発生器を提供できる。

更に、本発明は、電力消費量を増大させること
なしに論理機能を実行できる組合わされたトリガ
回路およびクロツク発生器を提供できる。

ここで説明するトリガ回路は、通常の二重ブー
トストラツプ回路を用いるクロツク発生器のため
のものである。通常は、ブートストラツプ回路は
トリガ入力に応答して、制御トランジスタのドレ
イン電圧を高レベルクロツク出力を発生するため
に用いる高レベルまでドライブする。トリガ信号
を受ける前はトリガ回路はプレチヤージ信号に応
答し、次にウオームアツプ信号に応答し、制御ト
ランジスタにかかる電圧を調整して適切なブート
ストラツプ動作を容易にする。トリガ信号が生ず
ると、トリガ回路は制御トランジスタの電圧を、
完全なVccクロツク出力を発生させるのに十分高
いレベルまでブートストラツプできるようにす
る。

プレチヤージ回路は第１のトランジスタを含
み、この第１のトランジスタのソースは制御トラ
ンジスタのドレインに結合され、第１のトランジ
スタのゲートは第１の回路点に結合される。第１
の回路点と第２の回路点の間にMOSコンデンサ
が結合される。コンデンサを充電し、第１の回路
点をほぼ電源電圧までプレチヤージするために、
インピーダンスが第１の回路点を電源に結合す
る。そのために第１のトランジスタは導通状態に
されて、制御トランジスタのドレインを電源電圧
より少し低いプレチヤージされた電圧までドライ
ブする。

プレチヤージ回路の第２の回路点と制御トラン
ジスタのゲートの間にトランジスタ回路が結合さ
れる。このトランジスタ回路はプレチヤージ信号
を受け、次にトリガ信号を受ける。プレチヤージ
信号に応答してトランジスタ回路は第２の回路点
の電圧を低レベルにドライブし、かつ制御トラン
ジスタのゲート電圧を低レベルにドライブしてそ
の制御トランジスタを非導通状態にする。

ウオームアツプ信号が生ずると、トランジスタ
回路は制御トランジスタのゲート電圧を高レベル
にすることにより制御トランジスタを導通状態に
する。また、第２の回路点はほぼ電源電圧までド
ライブされて、正電圧移行をコンデンサを介して
第１の回路点に結合させる。したがつて第１のト
ランジスタは更に深く導通状態にされて、増加さ
れた電流を制御トランジスタのドレインに供給す
る。これによつて制御トランジスタのドレイン電
位は少なくともそのプレチヤージされた電位に保
たれる。

制御トランジスタのドレインがブートストラツ
プ回路により高レベルにドドライブされた時に、
負電圧移行が第１のトランジスタのゲートに与え
られてその第１のトランジスタを非導通状態にし
てクロツク出力を発生するように、トランジスタ
回路はトリガ信号に応答して第２の回路点を放電
させる。

以下、図面を参照して本発明を詳細に説明す
る。

まず第１図を参照する。この図にはクロツク出
力信号（φ出力）を端子１２に発生するのに使用
するMOSクロツク発生器１０が示されている。
図示のクロツク発生器は破線により２つの部分に
分けられている。破線の右側の回路は通常の二重
ブートストラツプ回路９で、適切なブートストラ
ツプ動作を容易に行えるようにするために、この
ブートストラツプ回路は破線の左側の回路により
調整される。破線の左側の回路は本発明の一実施
例に従つて構成された「トリガ回路」８である。

以下に行う動作の説明を容易にするために、説
明に用いるいくつかの用語をまず定義しておく。
ブートストラツプ回路においてはトランジスタ１
４を「制御」トランジスタと呼ぶ。この制御トラ
ンジスタのゲート（回路点１６）電圧とドレイン
（回路点１８）の電圧はトリガ回路により調整さ
れて、端子１２に高レベルの出力を発生させるた
めにそれらの電圧を比較的高いレベルにブートス
トラツプできるようにする。

トリガ回路は第１のトランジスタＱ１を含む。
このトランジスタＱ１のドレインは電源電圧Vcc
を受け、ソースは回路点１８に結合され、ゲート
は第１の回路点２０に結合される。電源（Vcc）
と回路点２０の間には回路点２０をVccに向つて
充電するためのインピーダンスRχが結合される。
回路点２０と第２の回路点２２の間にコンデンサ
Ｃ１が結合される。

第２のトランジスタＱ２のゲートが回路点１６
に結合され、ドレインが電源（Vcc）に結合さ
れ、ソースが回路点２０に結合される。後で詳し
く説明するように、トランジスタＱ２の機能は、
電源電圧が変動した時にこの回路を正しく動作さ
せることである。

トリガ回路の残りの部分は、ここで動作可能化
回路と呼ぶ回路（トランジスタ装置）を構成す
る。その回路は第３〜第７のトランジスタＱ３，
Ｑ４，Ｑ５，Ｑ６，Ｑ７を含む。トランジスタＱ
８とＱ９が動作可能化回路の一部である入力回路
を構成する。トランジスタＱ１０は後で説明する
ような状況において含ませられるトランジスタで
ある。

図示の実施例はプレチヤージ信号φPと、ウオ
ームアツプ信号φWと、トリガ信号φTを受ける。
それら３種類の入力信号と出力信号との波形を第
２図に示す。ウオームアツプ信号とトリガ信号と
のハツチングを施されている部分は、それらの信
号が低レベルになることができる期間を示す。

プレチヤージ信号はトランジスタＱ７，Ｑ８の
ゲートに与えられてクロツク発生器を安定な低レ
ベル状態に置き、ウオームアツプ信号とトリガ信
号を受けるようにクロツク発生器を調整するとと
もに、出力信号を低レベルにリセツトする。プレ
チヤージ動作は次のようにして行われる。時刻
T₁（第２図）でプレチヤージ信号が高レベル（な
るべくならVcc）になるが、ウオームアツプ信号
とトリガ信号は低レベルのままである。したがつ
て、トランジスタＱ７が導通状態にされて回路点
２４を電圧Vcc−Vtにプレチヤージする。ここ
にVtはMOS素子のしきい値電圧である。トラン
ジスタＱ８も導通状態にされて回路点２６を電圧
Vcc−Vtにプレチヤージする。トランジスタＱ
６のドレインがトランジスタＱ４，Ｑ５のゲート
に結合され、トランジスタＱ４，Ｑ５ドレインが
いまは低レベルであるウオームアツプ信号を受け
ているから、トランジスタＱ４，Ｑ５は導通状態
にされる。したがつて、トランジスタＱ４，Ｑ５
は低レベルの信号を回路点１６，２２に与えて、
それらの回路点をほぼアースレベルに保つ。回路
点１６の低レベルは制御トランジスタ１４を非導
通状態に保つ。回路点２６における高レベル電位
はトランジスタＱ６を非導通状態に保ち、ブート
ストラツプ回路のトランジスタ２８，３０，３２
を導通状態にする。トランジスタ３２のドレイン
は出力端子１２に接続されて出力端子１２を低レ
ベルにドライブし、トランジスタ３０のドレイン
（回路点３３）は低レベルに保たれる。トランジ
スタ２８のドレイン（回路点３４）はトランジス
タＱ３のゲートと、コンデンサＣ２として動作す
るように接続されている別のトランジスタのソー
スに接続される。トランジスタ１４が非導通状態
で、トランジスタ２８が導通状態の時は回路点３
４は低レベルに保たれてトランジスタＱ３を非導
通状態に保つ。

回路点３４はブートストラツプ回路のトランジ
スタ３６，３８のゲートにも結合される。それら
のトランジスタも非導通状態に保たれる。トラン
ジスタ３６，３８のソースはトランジスタ３０，
３２のドレインにそれぞれ結合されている。いま
トランジスタ３０，３２はほぼ非導通状態であ
る。

インピーダンスRχは、プレチヤージ中に回路
点２０を電源電圧Vccに保つ抵抗、トランジスタ
またはその他の回路素子の組合わせであつて、ウ
オームアツプ信号が高レベルになりつつある時と
出力信号が高レベルになりつつある時の間の期間
中は非常に高いインピーダンスを呈する。それら
については後で詳しく説明する。

回路点２０はVcc（たとえば5V）で、回路点２
２はアース電位であるから、コンデンサＣ１は
Vccに充電され、トランジスタＱ１は導通状態に
され、回路点１８はトランジスタＱ１により電圧
Vcc−Vtに充電される。回路点１８と３３の間
に結合されているコンデンサＣ３もVcc−Vtに
充電される。したがつて、このプレチヤージによ
りトランジスタ１４のゲート（回路点１６）が零
ボルトにされ、トランジスタ１４のドレインが
Vcc−Vtボルトにされ、コンデンサＣ１とＣ２
がVcc−Vtボルトにプレチヤージされる。時刻
T₂（第２図）にプレチヤージ信号が低レベルにな
ると、それらのプレチヤージ状態が保たれ、クロ
ツク発生器は電力消費量がほぼ零の状態である。

ウオームアツプ期間の全体的な目的は、トリガ
信号に応じて動作を開始させるためにクロツク発
生器を調整し、クロツク発生器を電力を消費しな
い待機状態に置くことである。ウオームアツプ期
間は短い時は１クロツク期間にできるし、長い時
は希望する任意の時間にできる。

ここで説明している実施例では、動作可能化回
路はウオームアツプ信号に応答して回路点２２を
高レベルにドライブし、コンデンサＣ１が正へ向
かう電圧移行を回路点２０に結合する。そのため
にトランジスタＱ１は更に深く導通状態にされ
る。また、制御トランジスタ１４はそのゲートが
ほぼ電圧Vccまでドライブされて導通状態にされ
る。その結果として回路点１８から流れ出る電流
が増加するが、トランジスタＱ１の導通度が高く
なつているから回路点１８はそのプレチヤージさ
れた電圧に保たれる。

更に詳しくいえば、ウオームアツプ信号が高レ
ベルになると、トランジスタＱ４，Ｑ５のゲー
ト・ドレイン間容量のためにトランジスタＱ４，
Ｑ５は回路点２４を電圧Vcc以上にブートストラ
ツプする。トランジスタＱ４，Ｑ５は導通状態に
されてウオームアツプ信号を回路点１６，２２に
結合する。したがつて、それらの回路点も電圧
Vccにドライブされることになる。回路点２２に
おける正電圧移行がコンデンサＣ１を介して回路
点２０に結合され、それによりトランジスタＱ１
の導通度を更に深くする。そうすると、トランジ
スタ１４のゲートがVccにドライブされるからト
ランジスタ１４は導通状態になる。しかし、トラ
ンジスタＱ１が更に深く導通させられてトランジ
スタ１４にドレイン電流を供給するから、回路点
１８におけるプレチヤージされた電位は降下しな
い。実際には、トランジスタＱ１の導通度が深く
されると回路点１８における電位がそのプレチヤ
ージされた電圧Vcc−Vtボルト以上の電位まで
上昇できる。いずれにしても、回路点１８を高電
位に保つと、トランジスタ１４が導通状態になつ
てもコンデンサＣ３をプレチヤージされた状態に
保つことができる。

トランジスタＱ６が導通状態にされているから
回路点２６も高レベルに保たれる。したがつて、
トランジスタ２８，３０，３２は導通状態を保
ち、回路点３４は低レベルに保たれる。したがつ
てトランジスタ３６，３８は非導通状態に保た
れ、出力信号は低レベルに保たれる。

ウオームアツプ期間中はトランジスタ３６，３
８を非導通状態に保つために、トランジスタ２８
はトランジスタ１４の５〜７倍であるようになる
べく選択する。そうすると回路点３４の電位がト
ランジスタ３６，３８のしきい値電圧より低く保
たれることになる。

このようにしてトリガ回路は次のようなウオー
ムアツプ条件を整えたことになる。すなわち、回
路点１６の電位がアースレベルからVccまで上昇
させられてトランジスタ１４を導通状態にし、回
路点１８がそのプレチヤージされたレベルまたは
それ以上のレベルに保たれてコンデンサを低くと
も電圧Vcc−Vtのレベルに保ち、コンデンサＣ
２が電圧Vccに充電される。この状態では、とく
に出力トランジスタ３８が非導通状態であるため
にクロツク発生器は非常に僅かの電流をとり出
す。このウオームアツプ条件は、クロツク発生器
がトリガされるまで、非常に長い期間保つことが
できる。

このトリガ期間の目的はもちろん出力信号
φoutを高レベルにドライブすることである。こ
れを適切に行うために、回路点２２を放電させて
トランジスタＱ１をターンオフできるように、プ
レチヤージ回路は回路点２２，１６をウオームア
ツプ信号から分離させる。後で説明するように、
回路点１８は高レベルにブートストラツプされ、
トランジスタＱ１が非導通状態にされて、ブート
ストラツプ動作が行われた時にトランジスタＱ１
を通じて電荷が失われ、回路点１８の電位がVcc
に低下しないようにされる。回路点１６をウオー
ムアツプ信号から分離させると、φ出力をVccま
でドライブできるように、回路点１６を高レベル
にブートストラツプできる。

更に詳しくいえば、時刻T₄でトリガ信号が高
レベルになると入力トランジスタＱ９が導通状態
になつて回路点２６をアースレベルにする。回路
点２６の電位が低くなるとトランジスタＱ６が導
通状態になつて回路点２４を放電し、トランジス
タＱ４，Ｑ５を非導通状態にする。そのために回
路点１６，２２はいまは低レベルであるウオーム
アツプ信号から分離される。

回路点２６は放電されるからトランジスタ２
８，３０，３２は非導通状態にされる。トランジ
スタ２８が非導通状態になると、回路点３４の電
位が上昇する。この電圧上昇はトランジスタ１４
とコンデンサＣ２を介して回路点１６に容量結合
され、回路点１６を電圧Vccより高いレベルにブ
ートストラツプする。回路点３４における上昇電
圧もトランジスタＱ３，３６，３８の導通動作を
開始させる。トランジスタＱ３が導通状態になる
と、回路点２２はトランジスタＱ３を通じて回路
点２６の電位（零ボルト）まで放電する。その結
果回路点２２に生ずる電圧の負移行がコンデンサ
Ｃ１を介して回路点２０に結合される。そうする
と回路点２０における電圧はVccまで低下させら
れ、トランジスタＱ１は非導通状態になる。

回路点１２におけるブートストラツプされた電
圧は次のようにして発生される。トランジスタ３
６が導通状態になると回路点３３における電位が
上昇する。この電位上昇は回路点１８に結合され
るから回路点１８の電位はVcc以上に上昇する。
回路点１６の電位はVcc以上であるから、トラン
ジスタ１４は回路点１８における電圧を回路点３
４に結合する。そのために回路点３４における電
圧上昇は回路点１６と、トランジスタ３６のゲー
トと、回路点３３に容量結合される。より高い電
圧レベルの帰還が前記したようにして続けられ
て、回路点３４における電位をVcc＋Vtより高
くする。したがつて、トランジスタ３６のソース
電位はVccまで上昇する。そのためにトランジス
タ３８のソース電位も上昇して高レベルのクロツ
ク出力信号を発生する。

φ出力を電圧Vccまでドライブする１つの要因
は、回路点１８に電荷を供給するためにトランジ
スタＱ１ができるだけ長く導通状態に保たれるこ
とである。トランジスタＱ１が導通状態に保たれ
る時間の長さは、回路点２０，２２における電圧
の降下率により決定される。その電圧降下率を制
御するために、回路点１８における電圧がVccま
で上昇した時に回路点２２，２０における電圧が
ほぼVcc＋Vtまで低下するように、回路点２２
における容量が決定され、トランジスタＱ３の定
格が選択される。

ウオームアツプ期間中は回路点２０が電荷をほ
とんど失わないことが望ましい。これは、インピ
ーダンスRχと回路点２０における容量で定めら
れる時定数が、ウオームアツプ信号とトリガ信号
の間の時間より非常に長いように、インピーダン
スRχの値を選択することにより達成される。そ
のために、回路点２０の電圧はウオームアツプ期
間中にVcc以上に上昇でき、トリガ期間中に電荷
をほとんど失うことなしにVccまで低下できる。
インピーダンスRχの好適な構成については後で
説明する。

トランジスタＱ４の機能は、回路点１８の電圧
がVccになつた時にトランジスタＱ１を非導通状
態にするように、電圧Vccの変化に応答すること
である。その動作を実例によつて詳しく説明する
ことにする。プレチヤージ期間中はVccが6Vで、
プレチヤージ期間が過ぎた後は電圧Vccは4Vに
低下するものと仮定する。また、回路点２０が
Vcc（6V）までプレチヤージされていたとする。
ウオームアツプ信号とトリガ信号が発生される
と、回路点２０はまず6V以上にドライブされ、
それから6Vに戻る。しかし、トランジスタＱ１
のドレインは4Vを受けるからそれはソースとし
て機能する。したがつて、トランジスタＱ１は導
通状態を保ち、回路点１８上のブートストラツプ
された電荷はトランジスタＱ１を通じて失われて
回路点１８の電圧はVccになる。回路点１６が電
圧Vccより電圧Vt分だけブートストラツプされ
た時に、回路点２０を電圧V_ccにすることにより
トランジスタＱ２は回路点１８の電圧がVccにな
ることを阻止する。

次に第４図を参照する。この図にはインピーダ
ンスRχの好適な実施例が示されている。図示の
回路は２つの入力φ_PRS（プレチヤージ・スロー）
とφ_D（遅延）を受けることができる。それらの入
力信号の波形を第５図に示す。この回路にはトラ
ンジスタ４０が含まれる。このトランジスタ４０
のドレインはプレチヤージ信号を受け、トランジ
スタ４０のソースは中央回路点４２に結合され
る。この回路点４０にはコンデンサ４４の一方の
端子とトランジスタ４８のゲートも結合される。
トランジスタ４８のソースは第１図に示す回路の
回路点２０に結合される。

トランジスタ４０のゲートは電源電圧Vccに接
続されるから、プレチヤージ信号が高レベルにな
るとトランジスタ４０は回路点４２をVcc−Vt
にドライブする。回路点４２をより高い電圧にド
ライブするために、コンデンサ４４に遅延信号が
与えられる。したがつて回路点４２における電位
は低くともVcc＋Vtまで上昇させられる。また、
回路点２０はトランジスタ４８を介して電圧Vcc
にほぼ短絡される。

第１図に示されている実施例の利点の１つは、
遅延時間を容易に変えられるクロツク出力を発生
することである。その遅延時間は入力トランジス
タＱ９の容量の関数である。トランジスタＱ９が
比較的大容量の素子の場合には、トランジスタＱ
９はトリガ信号に応答して回路点２６を比較的速
く放電して、遅延がほとんどない出力を生ずる。
トランジスタＱ９の容量を小さくするとクロツク
の遅延が増すがクロツク出力の立上り時間が長く
なることはない。第３図はこのクロツク発生器に
より与えられるクロツク遅延と、トランジスタＱ
９の容量を変えることにより与えられる遅延時間
の変化を示す。与えられた容量のトランジスタＱ
９により与えられるクロツクの遅延時間が2.25ナ
ノ秒とすると、トランジスタＱ９の容量を10分の
１にすることによりクロツク遅延は約4.75ナノ秒
に増大する。

トランジスタＱ９が非常に小さい場合はトラン
ジスタＱ１０を含む方が好ましい。回路点２６の
電位が低レベルにされると、回路点３４は高レベ
ルになつてトランジスタＱ１０を導通状態にす
る。トランジスタＱ１０のドレインは回路点２６
に結合されてその回路点の電位を低レベルにする
手助けをする。トランジスタＱ９が比較的大きい
場合はトランジスタＱ１０を省くことができる。

第１図に示す実施例の別の利点は、種々の論理
機能が終つたのに応答してそのクロツク出力を発
生できることである。たとえば、論理オア機能を
得るために、トランジスタＱ９をトランジスタ５
０，５２（第６図）で置き換えることにより入力
回路を変更できる。トリガ信号φT１，φT２がト
ランジスタ５０，５２にそれぞれ与えられる。そ
れらのトランジスタのドレインは第１図の回路点
２６に結合される。いずれかのトリガ信号が高レ
ベルになると回路点２６の電位が低レベルに引下
げられて高レベルのφ出力を生ずる。

第７図は論理アンド機能をどのようにして実現
できるかを示すものである。この場合にはトラン
ジスタＱ９の代りにトランジスタ５４，５６が用
いられる。第１のトリガ信号がトランジスタ５４
のソースに与えられ、第２のトリガ信号がトラン
ジスタ５４のソースに与えられる。トランジスタ
５４のドレインはトランジスタ５６のゲートに結
合され、トランジスタ５６のドレインは回路点２
６に結合される。両方のトリガ入力が高レベルに
なると回路点２６の電位は低レベルに引き下げら
れてφ出力を高レベルにドライブする。

第１図に示す実施例の別の利点は多数のクロツ
ク発生器を容易に連結してクロツクチエーンを形
成できることである。第８図は同期された５種類
のクロツク出力を発生するための５個のクロツク
発生器より成るそのようなクロツクチエーンを示
す。初段５８は、下記のような例外を除き、第１
図に示すような構成である。第９図を参照して、
トランジスタＱ９をドライブするためにトランジ
スタ６０，６２が含まれる。トランジスタ６０の
ゲートはウオームアツプ（Ｗ）およびトリガ
（Ｔ）入力部として動作する。トランジスタ６２
のゲートはプレチヤージ（Ｐ）入力部である。し
たがつて、プレチヤージ信号が高レベルになると
トランジスタ６２，Ｑ８が導通状態にされて回路
点２６をプレチヤージする。トリガ入力が高レベ
ルになると、トランジスタ６０，Ｑ９が導通状態
にされて回路点２６を放電し、φ出力を発生す
る。

再び第８図を参照して、段６４，６６，６８，
７０が初段５８に続く。それらの段は、トランジ
スタＱ８，Ｑ９が用いられていないことを除い
て、第１図に示されているように構成される。各
段の出力端子は次の段の回路点２６に結合され
る。すなわち、段６４，６６，６８，７０のトリ
ガ（Ｔ）入力端子が第１図における回路点２６に
対応する。それらの段でトランジスタＱ８，Ｑ９
を除去することにより、それらの段は非反転クロ
ツクでなく反転クロツクになる。段６４〜７０で
反転段であることがそれらの段の出力端につけら
れている白丸で示されている。

図示のクロツクチエーンは初段５８のウオーム
アツプ（Ｗ）端子とトリガ（Ｔ）端子に１つの入
力φRCを受けているのが示されている。RCはた
とえば行アドレス・ストローブまたは列アドレ
ス・ストローブとすることができる。クロツクチ
エーンの出力はそれぞれ慣例の表記により示され
ているが、特定の用途のために要求された機能で
あればどのような機能も果すことができる。第１
０図は５種類のクロツク出力の波形を示す。とく
に、初段５８の出力φAS（アドレス・ストロー
ブ）が段６４のトリガ入力端子に与えられる。出
力φASは段６８プレチヤージ入力端子へも与え
られる。

段６４の出力φAR（アドレス・リセツト）が段
６６のトリガ入力端子と段７０のプレチヤージ入
力端子へ与えられる。

段６６はそのウオームアツプ入力端子に信号
φRCを受け、その出力端子にφAO（アドレス出
力）を生ずる。その出力は段６８のトリガ入力端
子と段６４のウオームアツプ入力端子に与えられ
る。

段６８のφPARS（プレチヤージ・アドレス・
リセツト・スロー）出力が段７０のトリガ入力端
子へ与えられる。段７０のφAOR（アドレス出力
リセツト）出力が段６８，６６に与えられる。出
力φAORは段６８のウオームアツプ入力端子へ
も与えられる。

このような構成であるから、１つの入力を用い
ることにより同期された５種類のクロツク出力が
発生される。これは、各クロツク段がウオームア
ツプモードにある時は各段の消費電力が非常に少
ないという事実を主な理由として可能にされる。
各クロツク段は、トリガされるまでは、消費電力
が非常に少ないウオームアツプモードである。ト
リガされると各段は消費電力が少ない状態に戻
る。

このトリガ回路は消費電力が少なく、論理動作
を行うことができ、クロツク遅延を選択的に変え
ることができることに加えて、高利得のクロツク
発生器も構成する。その理由は、トリガ回路の入
力容量が小さいためである。更に、クロツク発生
器の出力は早く高レベルになることを制約され
る。クロツク出力信号を受ける回路を特別に設計
する必要がないように、高レベルのクロツク出力
信号が綿密に制御される時刻に発生される。

このトリガ回路により与えられる遅延について
再び考えると、その遅延はクロツク信号を受ける
回路における対応する変化を追従する。したがつ
て、温度およびその他の変量が公称値からずれる
とプレチヤージ回路の遅延が予測できる適合した
やり方で変化する。

【図面の簡単な説明】

第１図は本発明のトリガ回路を含むクロツク発
生器の回路図、第２図はトリガ回路の動作を説明
するのに有用な信号波形図、第３図はトリガ回路
により与えられるクロツク遅延の変化を示す線
図、第４図は第１図に示すインピーダンスの好適
な例を示す回路図、第５図は第４図に示す回路へ
の信号入力の波形図、第６図はトリガ回路で論理
オア機能を実現するための回路図、第７図はトリ
ガ回路で論理アンド機能を実現するための回路
図、第８図は第１図のクロツク発生器の基本的な
構造を含む５つの段で構成された５段クロツクチ
エーンのブロツク図、第９図は第８図に示すクロ
ツクチエーンの初段を構成するトリガ回路の回路
図、第１０図は第８図のクロツクチエーンにより
発生されるクロツク出力信号の波形図である。 ８……トリガ回路、９……二重ブートストラツ
プ回路、１４……制御トランジスタ、Ｑ１〜Ｑ９
……トランジスタ。

Claims (1)

1. 【特許請求の範囲】 １ クロツク出力信号を発生する出力トランジス
   タ、及びこの出力トランジスタを駆動制御する制
   御トランジスタを含んで成り、トリガ信号に応じ
   てこの制御トランジスタのドレイン電位を高いレ
   ベルまでブートストラツプ動作により上昇させ、
   このドレイン電位の上昇によりそのソース電位も
   上昇させ、このソース電位の上昇で前記出力トラ
   ンジスタのゲート電圧を上昇させることにより、
   前記出力トランジスタから前記クロツク出力信号
   を発生させるようにしたブートストラツプ回路
   と、ブートストラツプ動作を容易にするためにト
   リガ信号の前に制御トランジスタのゲートとドレ
   インを調整するトリガ回路とを含み、プレチヤー
   ジ信号に応答し、次にウオームアツプ信号に応答
   して制御トランジスタを調整するため、およびト
   リガ信号に応答して制御トランジスタがブートス
   トラツプ動作できるようにするために前記トリガ
   回路は第１のトランジスタと、コンデサと、イン
   ピーダンスと、複数のトランジスタで構成される
   トランジスタ装置とを備え、前記第１のトランジ
   スタのソースは制御トランジスタのドレインに結
   合され、第１のトランジスタのゲートは第１の回
   路点に結合され、前記コンデンサは第１の回路点
   と第２の回路点の間に結合され、第１のトランジ
   スタが導通状態にされて制御トランジスタのドレ
   インを電源電圧のすぐ下のプレチヤージされた電
   位までドライブするようにコンデンサを充電し、
   かつ第１の回路点をほぼ電源電圧までプレチヤー
   ジするために前記インピーダンスは第１の回路点
   と電源の間に結合され、前記トランジスタ装置は
   第２の回路点と制御トランジスタのゲートに結合
   されてプレチヤージ信号を受け、次にウオームア
   ツプ信号を受け、それからトリガ信号を受け、前
   記トランジスタ装置は、(a)プレチヤージ信号に応
   答して第２の回路点における電圧をドライブし、
   かつ制御トランジスタのゲートにおける電圧をド
   ライブしてその制御トランジスタを非導通状態に
   し、(b)ウオームアツプ信号に応答して次に制御ト
   ランジスタのゲートをほぼ電源電圧までドライブ
   してその制御トランジスタを導通状態にし、かつ
   第２の回路点をほぼ電源電圧までドライブして正
   電圧移行をコンデンサを介して第１の回路点に結
   合させて第１のトランジスタを十分に導通状態に
   し、制御トランジスタのドレインに増大した電流
   を供給してそのドレイン電位をほぼそのプレチヤ
   ージ電位に保ち、(c)制御トランジスタのドレイン
   における電圧がブートストラツプ回路により高レ
   ベルにドライブされた時に負電圧移行が前記第１
   の回路点に結合されて第１のトランジスタを非導
   通状態とするように、トリガ信号に応答して前記
   第２の回路点を放電させて高レベルクロツク出力
   信号を前記出力トランジスタから発生させること
   を特徴とするMOSクロツク発生器におけるトリ
   ガ回路。 ２ 特許請求の範囲の第１項に記載のトリガ回路
   であつて、第１の回路点におけるインピーダンス
   とコンデンサに関連する時定数が、ウオームアツ
   プ信号とトリガ信号の間の時間間隔と比較して割
   合に長いようにインピーダンスが選択されること
   を特徴とするトリガ回路。 ３ 特許請求の範囲第２項に記載のトリガ回路で
   あつて、前記インピーダンスはトランジスタと、
   コンデンサと、出力トランジスタとを含み、前記
   トランジスタのドレインはプレチヤージ信号を受
   け、前記トランジスタのソースは中央回路点を電
   源電圧へ向けてドライブするために中央回路点に
   結合され、前記コンデンサの一方の端子は遅延さ
   れたプレチヤージ信号を受け、前記コンデンサの
   他方の端子は、前記中央回路点の電位を電源電圧
   より高くドライブするために前記中央回路点に結
   合され、前記出力トランジスタは中央回路点にお
   ける電位に応答して電源電圧を第１の回路点に結
   合することを特徴とするトリガ回路。 ４ 特許請求の範囲の第１項に記載のトリガ回路
   であつて、前記第１のトランジスタ及び前記複数
   のトランジスタ以外のものである第２のトランジ
   スタを更に含み、この第２のトランジスタのゲー
   トは制御トランジスタのゲートに結合され、第２
   のトランジスタのドレインは電源に結合され、第
   ２のトランジスタのソースは第１の回路点に結合
   され、それにより前記第１の回路点における電圧
   は電源電圧の変動に追従させられることを特徴と
   するトリガ回路。 ５ 特許請求の範囲第１項に記載のトリガ回路で
   あつて、前記トランジスタ装置は第３のトランジ
   スタを含み、この第３のトランジスタのドレイン
   は前記第２の回路点に結合され、前記第３のトラ
   ンジスタのゲートはプレチヤージ信号に応答して
   第２の回路点における電圧を低いレベルにドライ
   ブすることを特徴とするトリガ回路。 ６ 特許請求の範囲の第５項に記載のトリガ回路
   であつて、前記トランジスタ装置は第４のトラン
   ジスタと、第５のトランジスタを更に含み、第４
   のトランジスタのドレインはウオームアツプ信号
   を受け、第４のトランジスタのソースは制御トラ
   ンジスタのゲートに結合され、第４のトランジス
   タのゲートはプレチヤージ信号に結合され、第５
   のトランジスタのドレインはウオームアツプ信号
   を受け、第５のトランジスタのソースは前記第２
   の回路点に結合され、第５のトランジスタのゲー
   トはプレチヤージ信号に結合され、したがつてプ
   レチヤージ信号が高レベルで、ウオームアツプ信
   号が低レベルの時に第４と第５のトランジスタが
   導通状態にされて低レベルのウオームアツプ信号
   を第２の回路点と制御トランジスタのゲートに結
   合することを特徴とするトリガ回路。 ７ 特許請求の範囲の第６項に記載のトリガ回路
   であつて、前記トランジスタ装置は第６のトラン
   ジスタを含み、この第６のトランジスタのドレイ
   ンは第４と第５のトランジスタのゲートに結合さ
   れ、第６のトランジスタは高レベルに上昇するト
   リガ信号に応答して第４と第５のトランジスタを
   非導通状態にし、第２の回路点と制御トランジス
   タのゲートを分離することを特徴とするトリガ回
   路。 ８ 特許請求の範囲の第７項に記載のトリガ回路
   であつて、前記トランジスタの装置は入力回路を
   含み、トリガ信号が高レベルになつた時に、分離
   されている第２の回路点を第３のトランジスタが
   放電させ、コンデンサが第１の回路点を低レベル
   にドライブして第１のトランジスタを非導通状態
   にするように、前記入力回路はトリガ信号を前記
   第３のトランジスタに結合させることを特徴とす
   るトリガ回路。 ９ 特許請求の範囲の第１項に記載のトリガ回路
   であつて、クロツク発生器は複数のトリガ信号を
   受けるようにされ、前記トランジスタ装置は入力
   回路を含み、この入力回路はトリガ信号の所定の
   論理的組合わせに応答して前記第２の回路点を放
   電させることを特徴とするトリガ回路。 １０ 特許請求の範囲の第１項に記載のトリガ回
   路であつて、前記トランジスタ装置はトリガ信号
   を受けるための入力回路を含み、その入力回路は
   トリガ信号の作用を選択的に遅延させるようにさ
   れることを特徴とするトリガ回路。 １１ 複数のクロツク出力信号を発生するために
   複数の段を有するMOSクロツク発生器のトリガ
   回路網であつて、その各段は、クロツク出力信号
   を発生する出力トランジスタ、及びこの出力トラ
   ンジスタを駆動制御する制御トランジスタを含ん
   で成り、トリガ信号に応じてこの制御トランジス
   タのドレイン電位を高いレベルまでブートストラ
   ツプ動作により上昇させ、このドレイン電位の上
   昇によりそのソース電位も上昇させ、このソース
   電位の上昇で前記出力トランジスタのゲート電圧
   を上昇させることにより、前記出力トランジスタ
   から前記クロツク出力信号を発生させるようにし
   たブートストラツプ回路と、トリガ信号に先立つ
   て制御トランジスタを調整してブートストラツプ
   動作を容易にするトリガ回路とを含み、各トリガ
   回路は、プレチヤージ信号に応答し、次にウオー
   ムアツプ信号に応答して制御トランジスタを調整
   し、かつトリガ信号に応答して制御トランジスタ
   がブートストラツプ動作を行えるようにするため
   に構成され、各トリガ回路は第１のトランジスタ
   と、コンデンサと、インピーダンスと、複数のト
   ランジスタで構成されるトランジスタ装置とを備
   え、前記第１のトランジスタのソースは制御トラ
   ンジスタのドレインに結合され、第１のトランジ
   スタのゲートは第１の回路点に結合され、前記コ
   ンデンサは第１の回路点と第２の回路点の間に結
   合され、前記第１のトランジスタが導通状態にさ
   れて制御トランジスタのドレインを電源電圧のす
   ぐ下のプレチヤージされた電圧までドライブする
   ように、コンデンサを充電するため、および第１
   の回路点をほぼ電源電圧までプレチヤージするた
   めに第１の回路点と電源の間に結合され、前記ト
   ランジスタ装置はトリガ入力端子と、ウオームア
   ツプ入力端子と、プレチヤージ入力端子とを有
   し、かつ第２の回路点と制御トランジスタゲート
   に結合され、前記トランジスタ装置は、 (a) プレチヤージ信号に応答して第２の回路点に
   おける電圧を低レベルにドライブし、かつ制御
   トランジスタを非導通状態にし、 (b) ウオームアツプ信号とトリガ信号に応答して
   制御トランジスタを導通状態にし、 第２の回路点における電圧を上昇させて第１の
   トランジスタを更に深く導通状態にして増加した
   電流を制御トランジスタのドレインに供給し、そ
   れから制御トランジスタのドレイン電圧がブート
   ストラツプ回路により高レベルにドライブされた
   時に第１のトランジスタを非導通状態にすること
   を特徴とするMOSクロツク発生器のトリガ回路
   網。 １２ 特許請求の範囲の第１１項に記載のトリガ
   回路網であつて、初段以後の各段へのトリガ信号
   入力は直前の段のクロツク信号出力を構成するこ
   とを特徴とするトリガ回路網。 １３ 特許請求の範囲の第１２項に記載のトリガ
   回路網であつて、クロツク発生器は５種類のクロ
   ツク信号を発生するために連続する５つの段を含
   み、初段はそのトリガ入力端子にトリガ信号を受
   け、そのプレチヤージ入力端子に第５のクロツク
   信号を受け、第２段はトリガ入力端子に第１のク
   ロツク信号を受け、ウオームアツプ入力端子に第
   ３のクロツク信号を受け、プレチヤージ入力端子
   にトリガ信号を受け、第３段はトリガ入力端子に
   第２のクロツク信号を受け、ウオームアツプ入力
   端子にトリガ信号を受け、プレチヤージ入力端子
   に第５のクロツク信号を受け、第４段はトリガ入
   力端子に第３のクロツク信号を受け、ウオームア
   ツプ入力端子に第５のクロツク信号を受け、プレ
   チヤージ入力端子に第１のクロツク信号を受け、
   第５段はトリガ入力端子に第４のクロツク信号を
   受け、ウオームアツプ入力端子に第１のクロツク
   信号を受け、プレチヤージ入力端子に第２のクロ
   ツク入力端子を受けることを特徴とするトリガ回
   路網。