JPH0214787B2 - - Google Patents
Info
- Publication number
- JPH0214787B2 JPH0214787B2 JP57068208A JP6820882A JPH0214787B2 JP H0214787 B2 JPH0214787 B2 JP H0214787B2 JP 57068208 A JP57068208 A JP 57068208A JP 6820882 A JP6820882 A JP 6820882A JP H0214787 B2 JPH0214787 B2 JP H0214787B2
- Authority
- JP
- Japan
- Prior art keywords
- brazing
- ceramic substrate
- lead pins
- lead
- lead pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
近時、半導体IC或いはLSIは、高信頼性、高集
積化の要請から従来使用されてきたデユアルイ
ン・パツケージ型のものからプラグイン・パツケ
ージ型のものに変りつつある。
積化の要請から従来使用されてきたデユアルイ
ン・パツケージ型のものからプラグイン・パツケ
ージ型のものに変りつつある。
このプラグイン・パツケージIC用のリードピ
ンのセラミツク基板へのろう付けは、従来第１図
ａに示す如くセラミツク１にメタライズし、その
メタライズ２の上にニツケルめつき３を施したセ
ラミツク基板４のニツケルめつき３上に、第１図
ｂに示す如くカーボン冶具５を用いてろう材６を
セツトし、その上にリードピン７をセツトし、然
る後電気炉中で加熱してリードピン７をセラミツ
ク基板４のニツケルめつき３上にろう付するのが
一般的であつた。
ンのセラミツク基板へのろう付けは、従来第１図
ａに示す如くセラミツク１にメタライズし、その
メタライズ２の上にニツケルめつき３を施したセ
ラミツク基板４のニツケルめつき３上に、第１図
ｂに示す如くカーボン冶具５を用いてろう材６を
セツトし、その上にリードピン７をセツトし、然
る後電気炉中で加熱してリードピン７をセラミツ
ク基板４のニツケルめつき３上にろう付するのが
一般的であつた。
ところでかかるリードピン７のセラミツク基板
４へのろう付方法では、ろう材６が粒状の小さい
ものである為、セラミツク基板４のニツケルめつ
き３上にセツトされないものが出たり、またセツ
トされてもろう材６の位置が偏つてろう付強度が
不足したりして、セラミツク基板４にリードピン
７がろう付されなかつたり、リードピン７がろう
付不良となつたりするものが多発した。しかも一
度ろう付不良を起したセラミツク基板４は処分す
るか、又は再ろう付しなければならないが、前者
の方法はセラミツク基板４の歩留りが非常に悪く
なり、一方後者の方法は甚だ手間がかかるもので
ある。
４へのろう付方法では、ろう材６が粒状の小さい
ものである為、セラミツク基板４のニツケルめつ
き３上にセツトされないものが出たり、またセツ
トされてもろう材６の位置が偏つてろう付強度が
不足したりして、セラミツク基板４にリードピン
７がろう付されなかつたり、リードピン７がろう
付不良となつたりするものが多発した。しかも一
度ろう付不良を起したセラミツク基板４は処分す
るか、又は再ろう付しなければならないが、前者
の方法はセラミツク基板４の歩留りが非常に悪く
なり、一方後者の方法は甚だ手間がかかるもので
ある。
この為、第２図ａに示す如く第一工程でリード
ピン７にろう材６′をろう付けし、良品のみを選
別して第２図ｂに示す如くこのリードピン７をセ
ラミツク基板４のニツケルめつき３上にろう付け
する方法が行われている。
ピン７にろう材６′をろう付けし、良品のみを選
別して第２図ｂに示す如くこのリードピン７をセ
ラミツク基板４のニツケルめつき３上にろう付け
する方法が行われている。
然し乍ら、この方法ではリードピン７へのろう
材６′のろう付不良が多くて、良品の選別に甚だ
手間がかかる。しかも第３図ａ，ｂに示されるよ
うに外周にろう材６′が流れたリードピン７は容
易に選別できないので、これをセラミツク基板４
のニツケルめつき３上にろう付すると、第３図ｃ
に示す如くろう付後もリードピン７の外周にろう
材６′が残るので、ICソケツト又は基板のスルホ
ールに挿入する際、障害となるものである。
材６′のろう付不良が多くて、良品の選別に甚だ
手間がかかる。しかも第３図ａ，ｂに示されるよ
うに外周にろう材６′が流れたリードピン７は容
易に選別できないので、これをセラミツク基板４
のニツケルめつき３上にろう付すると、第３図ｃ
に示す如くろう付後もリードピン７の外周にろう
材６′が残るので、ICソケツト又は基板のスルホ
ールに挿入する際、障害となるものである。
本発明はかかる諸事情に鑑みなされたものであ
り、プラグイン・パツケージ型の半導体用リード
ピンを確実にセラミツク基板にろう付することが
できて歩留りが良く且つろう付強度が高く、その
上ろう材がリードピンの外周にはい上ることのな
い半導体用リードピンのろう付方法を提供せんと
するものである。
り、プラグイン・パツケージ型の半導体用リード
ピンを確実にセラミツク基板にろう付することが
できて歩留りが良く且つろう付強度が高く、その
上ろう材がリードピンの外周にはい上ることのな
い半導体用リードピンのろう付方法を提供せんと
するものである。
本発明の半導体用リードピンのろう付方法は、
セラミツク基板上の所要の位置に、銀ろうとなる
成分組成の材料を所定量順次めつきし、然る後こ
のめつきろう材上にリードピンをセツトして炉中
ろう付することを特徴とするものである。
セラミツク基板上の所要の位置に、銀ろうとなる
成分組成の材料を所定量順次めつきし、然る後こ
のめつきろう材上にリードピンをセツトして炉中
ろう付することを特徴とするものである。
本発明の半導体用リードピンのろう付方法に於
いて、セラミツク基板上の所要の位置に、銀ろう
となる成分組成材料を所定量順次めつきする理由
は、セラミツク基板上の所要位置に均一な厚さの
ろう材を取付ける為である。また銀ろうとなる成
分組成の材料をめつきする理由は、ろう材の融点
を下げたり、リードピンとの濡れ性を改善する為
に、材質の異なるろう材を２層以上に層状めつき
して合金めつきの困難なろう材を得ることもある
からである。
いて、セラミツク基板上の所要の位置に、銀ろう
となる成分組成材料を所定量順次めつきする理由
は、セラミツク基板上の所要位置に均一な厚さの
ろう材を取付ける為である。また銀ろうとなる成
分組成の材料をめつきする理由は、ろう材の融点
を下げたり、リードピンとの濡れ性を改善する為
に、材質の異なるろう材を２層以上に層状めつき
して合金めつきの困難なろう材を得ることもある
からである。
尚、ろう材は、セラミツク基板のメタライズの
上に直接ろう付することもあるが、通常リードピ
ンの接着を良くする為に、メタライズの上に電解
又は無電解ニツケルめつきを施してその上にろう
材をろう付することもある。
上に直接ろう付することもあるが、通常リードピ
ンの接着を良くする為に、メタライズの上に電解
又は無電解ニツケルめつきを施してその上にろう
材をろう付することもある。
以上のようにセラミツク基板のメタライズ或い
はその上のニツケルめつき上に均一な厚さにめつ
きしたろう材は、メタライズ又はニツケルめつき
との濡れ性が良く、銀とニツケルとの固溶体を形
成せず、しかもリードピンとメタライズ又はニツ
ケルめつきとの間の毛細現象によりろう材がろう
付部で良好なフイレツトが形成され、このフイレ
ツトはリードピンの外周上部にはい上ることがな
いので、ICソケツト又は基板に挿入する際障害
となることがない。
はその上のニツケルめつき上に均一な厚さにめつ
きしたろう材は、メタライズ又はニツケルめつき
との濡れ性が良く、銀とニツケルとの固溶体を形
成せず、しかもリードピンとメタライズ又はニツ
ケルめつきとの間の毛細現象によりろう材がろう
付部で良好なフイレツトが形成され、このフイレ
ツトはリードピンの外周上部にはい上ることがな
いので、ICソケツト又は基板に挿入する際障害
となることがない。
次に本発明による半導用リードピンのろう付方
法の効果を明瞭ならしめる為に具体的な実施例と
従来例について説明する。
法の効果を明瞭ならしめる為に具体的な実施例と
従来例について説明する。
実施例 １
第４図ａに示す如くセラミツク１上の所定位置
にメタライズし、このメタライズ２の上に無電解
ニツケルめつき３を施したセラミツク基板４のニ
ツケルめつき３上に、銀８ａを8μ、銅８ｂを2μ
湿式めつきしてろう材８を得た。このめつきろう
材８の一つの大きさは２mm×２mm×0.01mmｔであ
つた。次にめつきろう材８上に第４図ｂに示す如
くカーボン冶具９を用いて鉄−ニツケル４２重量
％より成るリードピン７をセツトし、850℃水素
気流中のコンベア炉で第４図ｃに示す如くろう付
した。
にメタライズし、このメタライズ２の上に無電解
ニツケルめつき３を施したセラミツク基板４のニ
ツケルめつき３上に、銀８ａを8μ、銅８ｂを2μ
湿式めつきしてろう材８を得た。このめつきろう
材８の一つの大きさは２mm×２mm×0.01mmｔであ
つた。次にめつきろう材８上に第４図ｂに示す如
くカーボン冶具９を用いて鉄−ニツケル４２重量
％より成るリードピン７をセツトし、850℃水素
気流中のコンベア炉で第４図ｃに示す如くろう付
した。
実施例 ２
第５図ａに示す如くセラミツク１上の所定位置
にメタライズし、このメタライズ２の上に無電解
ニツケルめつき３を施したセラミツク基板４のニ
ツケルめつき３上に、銀８ａを8μ、銅８ｂを2μ、
亜鉛８ｃを2μ無電解めつきしてろう材８′を得
た。このめつきろう材８′の一つの大きさは1.5mm
×1.5mm×0.012mmｔであつた。次にめつきろう材
８′上に第５図ｂに示す如くカーボン冶具９を用
いて鉄−ニツケル29重量％−コバルト17重量％よ
り成るリベツト型のリードピン７を透孔４ａに挿
通セツトし、800℃、水素気流中のコンベア炉で
第５図ｃに示す如くろう付した。
にメタライズし、このメタライズ２の上に無電解
ニツケルめつき３を施したセラミツク基板４のニ
ツケルめつき３上に、銀８ａを8μ、銅８ｂを2μ、
亜鉛８ｃを2μ無電解めつきしてろう材８′を得
た。このめつきろう材８′の一つの大きさは1.5mm
×1.5mm×0.012mmｔであつた。次にめつきろう材
８′上に第５図ｂに示す如くカーボン冶具９を用
いて鉄−ニツケル29重量％−コバルト17重量％よ
り成るリベツト型のリードピン７を透孔４ａに挿
通セツトし、800℃、水素気流中のコンベア炉で
第５図ｃに示す如くろう付した。
従来例
鉄−ニツケル42重量％より成る直径0.4mmの線
材を切断して直径0.4mm、長さ４mmのリードピン
を作り、また銀−銅28重量％より成る直径0.35mm
の線材を切断して直径0.35mm、長さ0.35mmのろう
材を作つた。次にこれらを冶具を用いてろう材リ
ードピンの順にセツトし、850℃水素中でろう付
を行ない第２図ａ及び第３図ａ，ｂに示すような
ろう材６′付リードピン７を得た。次いでこのろ
う材６′付リードピン７を第２図ｂに示すように
セラミツク基板４のニツケルめつき３上にセツト
し、850℃、水素気流中のコンベア炉でろう付し
た。
材を切断して直径0.4mm、長さ４mmのリードピン
を作り、また銀−銅28重量％より成る直径0.35mm
の線材を切断して直径0.35mm、長さ0.35mmのろう
材を作つた。次にこれらを冶具を用いてろう材リ
ードピンの順にセツトし、850℃水素中でろう付
を行ない第２図ａ及び第３図ａ，ｂに示すような
ろう材６′付リードピン７を得た。次いでこのろ
う材６′付リードピン７を第２図ｂに示すように
セラミツク基板４のニツケルめつき３上にセツト
し、850℃、水素気流中のコンベア炉でろう付し
た。
然して実施例１、２及び従来例のリードピンの
ろう付具合をリードピン100本について検査した
処、従来例はろう付強度不足、ろう材のリードピ
ン外周へのはい上りなどが生じた不良品が45本も
あつたのに対し、実施例１、２にはそのような不
良品が皆無であつた。
ろう付具合をリードピン100本について検査した
処、従来例はろう付強度不足、ろう材のリードピ
ン外周へのはい上りなどが生じた不良品が45本も
あつたのに対し、実施例１、２にはそのような不
良品が皆無であつた。
以上詳記した通り本発明の半導体用リードピン
のろう付方法によれば、リードピンを確実にセラ
ミツク基板にろう付することができて歩留りが良
くしかもろう付強度が高く、その上ろう付部に良
好なフイレツトを形成できてろう材がリードピン
の外周にはい上ることがないので、ICソケツト
に挿入する際、障害となることが無い等の優れた
効果を奏する。
のろう付方法によれば、リードピンを確実にセラ
ミツク基板にろう付することができて歩留りが良
くしかもろう付強度が高く、その上ろう付部に良
好なフイレツトを形成できてろう材がリードピン
の外周にはい上ることがないので、ICソケツト
に挿入する際、障害となることが無い等の優れた
効果を奏する。
第１図ａ，ｂは従来のセラミツク基板へのリー
ドピンのろう付方法の一例を示す図、第２図ａ，
ｂは同じく従来のセラミツク基板へのリードピン
のろう付方法の他の例を示す図、第３図ａ，ｂは
ろう材付リードピンの不良品を示す図、仝図ｃは
その不良品のセラミツク基板へのろう付状態を示
す図、第４図ａ，ｂ，ｃは本発明によるセラミツ
ク基板へのリードピンのろう付方法の一例を示す
図、第５図ａ，ｂ，ｃは同じく本発明によるセラ
ミツク基板へのリードピンのろう付方法の他の例
を示す図である。 １……セラミツク、２……メタライズ、３……
ニツケルめつき、４……セラミツク基板、７……
リードピン、８，８′……めつきろう材、９……
カーボン冶具。
ドピンのろう付方法の一例を示す図、第２図ａ，
ｂは同じく従来のセラミツク基板へのリードピン
のろう付方法の他の例を示す図、第３図ａ，ｂは
ろう材付リードピンの不良品を示す図、仝図ｃは
その不良品のセラミツク基板へのろう付状態を示
す図、第４図ａ，ｂ，ｃは本発明によるセラミツ
ク基板へのリードピンのろう付方法の一例を示す
図、第５図ａ，ｂ，ｃは同じく本発明によるセラ
ミツク基板へのリードピンのろう付方法の他の例
を示す図である。 １……セラミツク、２……メタライズ、３……
ニツケルめつき、４……セラミツク基板、７……
リードピン、８，８′……めつきろう材、９……
カーボン冶具。
Claims (1)
- １ 半導体用リードピンをセラミツク基板にろう
付するに於いて、セラミツク基板上の所要の位置
に銀ろうとなる成分組成の材料を所定量、順次め
つきし、然る後このめつきろう材上にリードピン
をセツトして炉中ろう付することを特徴とする半
導体用リードピンのろう付方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57068208A JPS58184748A (ja) | 1982-04-23 | 1982-04-23 | 半導体用リ−ドピンのろう付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57068208A JPS58184748A (ja) | 1982-04-23 | 1982-04-23 | 半導体用リ−ドピンのろう付方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58184748A JPS58184748A (ja) | 1983-10-28 |
| JPH0214787B2 true JPH0214787B2 (ja) | 1990-04-10 |
Family
ID=13367142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57068208A Granted JPS58184748A (ja) | 1982-04-23 | 1982-04-23 | 半導体用リ−ドピンのろう付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58184748A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4864568B2 (ja) * | 2006-06-30 | 2012-02-01 | 株式会社ダイヘン | 路上設置形変圧器装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4824009A (en) * | 1981-12-31 | 1989-04-25 | International Business Machines Corporation | Process for braze attachment of electronic package members |
-
1982
- 1982-04-23 JP JP57068208A patent/JPS58184748A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58184748A (ja) | 1983-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986255A (en) | Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein | |
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| CN100521130C (zh) | 在引线框上形成倒装芯片半导体封装的方法 | |
| DE69018846T2 (de) | Keramische Packung vom Halbleiteranordnungstyp und Verfahren zum Zusammensetzen derselben. | |
| US4518112A (en) | Process for controlled braze joining of electronic packaging elements | |
| JP4130508B2 (ja) | 半田接合方法及び電子装置の製造方法 | |
| US7604152B2 (en) | Method for manufacturing a printed circuit board for electronic devices and an electronic device using the same | |
| JPH0214787B2 (ja) | ||
| TWI576933B (zh) | 封裝結構的形成方法 | |
| US11978711B2 (en) | Solder ball application for singular die | |
| US6943435B2 (en) | Lead pin with Au-Ge based brazing material | |
| JP3086086B2 (ja) | 回路端子へのリードピンの接合方法 | |
| US4765528A (en) | Plating process for an electronic part | |
| JPH0226787B2 (ja) | ||
| JPH0226786B2 (ja) | ||
| CN110744163A (zh) | 一种抗热迁移微焊点结构及其制备方法 | |
| JPH10144850A (ja) | 接続ピンと基板実装方法 | |
| JPH06264284A (ja) | 配線基板の形成方法 | |
| Hall et al. | Recent advances in solder bond technology for microelectronic packaging | |
| JPS5926985A (ja) | ガラスまたはセラミツクスと銅とのろう付け結合方法 | |
| KR950008697B1 (ko) | Tab 테이프 | |
| JP3311376B2 (ja) | バンプ形成方法 | |
| JPH02109339A (ja) | 電極付半導体チップ及びその実装方法 | |
| JP2004058085A (ja) | 鉛フリーはんだ合金 | |
| JPH03184353A (ja) | バンプ付フィルムキャリア及びその製造方法 |