JPH0226786B2 - - Google Patents
Info
- Publication number
- JPH0226786B2 JPH0226786B2 JP57068207A JP6820782A JPH0226786B2 JP H0226786 B2 JPH0226786 B2 JP H0226786B2 JP 57068207 A JP57068207 A JP 57068207A JP 6820782 A JP6820782 A JP 6820782A JP H0226786 B2 JPH0226786 B2 JP H0226786B2
- Authority
- JP
- Japan
- Prior art keywords
- brazing
- plated
- lead
- ceramic substrate
- brazed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、半導体用リードピンのろう付方法の
改良に関する。
改良に関する。
近時、半導体IC或いはLSIは、高信頼性の要請
から従来使用されてきたデユアルイン・パツケー
ジ型のものからプラグイン・パツケージ型のもの
に変わりつつある。
から従来使用されてきたデユアルイン・パツケー
ジ型のものからプラグイン・パツケージ型のもの
に変わりつつある。
このプラグイン・パツケージIC用リードピン
のセラミツク基板へのろう付は、第１図ａに示す
如くセラミツク１上にメタライズし、次にメタラ
イズ２上にニツケルめつき３を施し、次いでこの
セラミツク基板４のニツケルめつき３上に第１図
ｂに示す如くカーボン治具５を用いてろう材６を
セツトし、次にろう材６の上にリードピン７をセ
ツトし、然る後電気炉中で加熱してろう付する方
法が一般的であつた。
のセラミツク基板へのろう付は、第１図ａに示す
如くセラミツク１上にメタライズし、次にメタラ
イズ２上にニツケルめつき３を施し、次いでこの
セラミツク基板４のニツケルめつき３上に第１図
ｂに示す如くカーボン治具５を用いてろう材６を
セツトし、次にろう材６の上にリードピン７をセ
ツトし、然る後電気炉中で加熱してろう付する方
法が一般的であつた。
然し乍ら、このろう付方法では、ろう材６が極
めて小さい為、セラミツク基板４のニツケルめつ
き３上にセツトされないものが出たり、セツトさ
れてもろう材６の位置が悪いとリードピン７のろ
う付強度が低かつたり、ろう付されないなどのろ
う付不良が多かつた。しかもろう付不良を起こし
たセラミツク基板４は処分するか或いはリードピ
ン７を再ろう付しなければならないのであるが、
処分すると製造上セラミツク基板４、リードピン
７の歩留りが極めて悪くなり、リードピン７を再
ろう付すると甚だ手間がかかるので、この点の改
善が要望されていた。
めて小さい為、セラミツク基板４のニツケルめつ
き３上にセツトされないものが出たり、セツトさ
れてもろう材６の位置が悪いとリードピン７のろ
う付強度が低かつたり、ろう付されないなどのろ
う付不良が多かつた。しかもろう付不良を起こし
たセラミツク基板４は処分するか或いはリードピ
ン７を再ろう付しなければならないのであるが、
処分すると製造上セラミツク基板４、リードピン
７の歩留りが極めて悪くなり、リードピン７を再
ろう付すると甚だ手間がかかるので、この点の改
善が要望されていた。
この為、最近第１工程でリードピン７とろう材
６のみをろう付し、第２工程でこのろう付された
リードピン７を治具を用いてセラミツク基板４の
ニツケルめつき３上にろう付する方法が行われて
いる。この時、第２図ａ，ｂに示すようにろう材
６が正しくろう付されたリードピン７を用いれば
セラミツク基板４にリードピン７を正しくろう付
できるが、第３図に示すようにろう材６がずれて
ろう付されたリードピン７や第４図に示すように
ろう材６がろう付されないリードピン７を用いる
と、セラミツク基板４にリードピン７がろう付さ
れてもろう付強度が弱かつたり、ろう付されなか
つたりするものである。従つて、ろう材６をろう
付したリードピン７の良品を選別する工程が必要
となり、またリードピン７の歩留りが悪かつた。
６のみをろう付し、第２工程でこのろう付された
リードピン７を治具を用いてセラミツク基板４の
ニツケルめつき３上にろう付する方法が行われて
いる。この時、第２図ａ，ｂに示すようにろう材
６が正しくろう付されたリードピン７を用いれば
セラミツク基板４にリードピン７を正しくろう付
できるが、第３図に示すようにろう材６がずれて
ろう付されたリードピン７や第４図に示すように
ろう材６がろう付されないリードピン７を用いる
と、セラミツク基板４にリードピン７がろう付さ
れてもろう付強度が弱かつたり、ろう付されなか
つたりするものである。従つて、ろう材６をろう
付したリードピン７の良品を選別する工程が必要
となり、またリードピン７の歩留りが悪かつた。
本発明はかかる諸事情に鑑みなされたもので、
プラグイン・パツケージIC、LSI等の半導体用リ
ードピンを極めて簡便に且つ効率的に歩留り良く
確実にセラミツク基板にろう付するろう付方法を
提供せんとするものである。
プラグイン・パツケージIC、LSI等の半導体用リ
ードピンを極めて簡便に且つ効率的に歩留り良く
確実にセラミツク基板にろう付するろう付方法を
提供せんとするものである。
本発明による半導体用リードピンのろう付方法
を図によつて説明すると、先ず第５図ａに示す如
く半導体用リードピン７の全面（或いは側面）に
ろう材成分Ａをめつきし、その上にろう材成分Ｂ
をめつきする。このようにして少なくとも２種類
のろう材成分Ａ，Ｂ…を必要に応じ適当な層数と
なるように層状に湿式めつき法によりめつきす
る。然る後このろう材成分Ａ，Ｂ…が層状にめつ
きされたリードピン７′を適当な治具を用いてメ
タライズし、更にニツケルめつきを施されたセラ
ミツク基板４上にセツトし、不活性ガス中又は還
元性ガス中で炉中にて加熱して第５図ｂに示す如
くろう付する。
を図によつて説明すると、先ず第５図ａに示す如
く半導体用リードピン７の全面（或いは側面）に
ろう材成分Ａをめつきし、その上にろう材成分Ｂ
をめつきする。このようにして少なくとも２種類
のろう材成分Ａ，Ｂ…を必要に応じ適当な層数と
なるように層状に湿式めつき法によりめつきす
る。然る後このろう材成分Ａ，Ｂ…が層状にめつ
きされたリードピン７′を適当な治具を用いてメ
タライズし、更にニツケルめつきを施されたセラ
ミツク基板４上にセツトし、不活性ガス中又は還
元性ガス中で炉中にて加熱して第５図ｂに示す如
くろう付する。
上記の如くリードピン７の全面（或いは側面）
にめつきすると、リードピン７の表面が滑らかに
なり、セラミツク基板４上に治具を用いてセツト
する際、つまり治具のソケツトに挿入する際、余
分な押入力を必要としないものである。更に詳し
く言えばプラグイン・パツケージ型ICはピンの
数が非常に多いので、一本毎の表面粗さが大きい
と、治具のソケツトへの挿入時に多大な力を必要
とするが、リードピン７の全面（或いは側面）に
めつきすることにより、円滑、容易に挿入され
る。更にリードピン７に用いられているFe−Ni
系合金或いはFe−Ni−Co系合金はろう材に用い
られるAg合金と固溶しないので、溶融したろう
材が適量自重で下部に流下し、セラミツク基板４
とリードピン７との間での毛細現象によりフイレ
ツトが形成され、円滑にろう付が行われるもので
ある。
にめつきすると、リードピン７の表面が滑らかに
なり、セラミツク基板４上に治具を用いてセツト
する際、つまり治具のソケツトに挿入する際、余
分な押入力を必要としないものである。更に詳し
く言えばプラグイン・パツケージ型ICはピンの
数が非常に多いので、一本毎の表面粗さが大きい
と、治具のソケツトへの挿入時に多大な力を必要
とするが、リードピン７の全面（或いは側面）に
めつきすることにより、円滑、容易に挿入され
る。更にリードピン７に用いられているFe−Ni
系合金或いはFe−Ni−Co系合金はろう材に用い
られるAg合金と固溶しないので、溶融したろう
材が適量自重で下部に流下し、セラミツク基板４
とリードピン７との間での毛細現象によりフイレ
ツトが形成され、円滑にろう付が行われるもので
ある。
また異なるろう材成分を層状にめつきすると、
合金めつきの不可能なろう材であつても、この合
金と同一組成の単一金属を層状にめつきすること
により、合金めつきと同等のろう材を得ることが
できるものである。そしてろう付温度を下げるこ
とができ、フイレツトの広がりを抑えることがで
きて効率の良いろう付が可能となるものである。
合金めつきの不可能なろう材であつても、この合
金と同一組成の単一金属を層状にめつきすること
により、合金めつきと同等のろう材を得ることが
できるものである。そしてろう付温度を下げるこ
とができ、フイレツトの広がりを抑えることがで
きて効率の良いろう付が可能となるものである。
次に本発明の半導体用リードピンのろう付方法
の効果を明瞭ならしめる為に具体的な実施例と従
来例について説明する。
の効果を明瞭ならしめる為に具体的な実施例と従
来例について説明する。
実施例 １
Fe−Ni42重量％より成る直径0.4mm、長さ４mm
の20万本のリードピンに、バレルめつきを施し、
Agめつき5μ、更にその上にCuめつき5μを湿式め
つき法により施して全面２層めつきのリードピン
を得た。このリードピンを無差別に50本抜き出
し、これをメタライズし、更にニツケルめつきを
施したセラミツク基板上に治具を用いてセツト
し、900℃、H2雰囲気中のコンベア炉でろう付を
行つた処、ろう付不良は皆無あつた。
の20万本のリードピンに、バレルめつきを施し、
Agめつき5μ、更にその上にCuめつき5μを湿式め
つき法により施して全面２層めつきのリードピン
を得た。このリードピンを無差別に50本抜き出
し、これをメタライズし、更にニツケルめつきを
施したセラミツク基板上に治具を用いてセツト
し、900℃、H2雰囲気中のコンベア炉でろう付を
行つた処、ろう付不良は皆無あつた。
実施例 ２
Fe−Ni29重量％−Co17重量％より成る直径0.4
mmの線材を作り、この線材にAgめつき8μ、更に
その上にCuめつき2μを湿式めつき法により施し
た後長さ４mm切断して側面にめつきされたリード
ピンを得た。このリードピンを無差別に50本抜き
出し、これをメタライズし、更にニツケルめつき
を施したセラミツク基板上に治具を用いてセツト
し、850℃、H2雰囲気中のコンベア炉でろう付を
行つた処、ろう付不良は皆無であつた。
mmの線材を作り、この線材にAgめつき8μ、更に
その上にCuめつき2μを湿式めつき法により施し
た後長さ４mm切断して側面にめつきされたリード
ピンを得た。このリードピンを無差別に50本抜き
出し、これをメタライズし、更にニツケルめつき
を施したセラミツク基板上に治具を用いてセツト
し、850℃、H2雰囲気中のコンベア炉でろう付を
行つた処、ろう付不良は皆無であつた。
従来例
Fe−Ni42重量％より成る直径0.4mm、長さ４mm
のリードピン100本を、Ag−Cu28重量％より成
る直径0.4mm、長さ0.4mmのろう材を用い、メタラ
イズし更にニツケルめつきを施したセラミツク基
板上に治具を用いてセツトし、850℃、H2雰囲気
中のコンベア炉でろう付を行つた処、ろう付不良
は43本もあつた。
のリードピン100本を、Ag−Cu28重量％より成
る直径0.4mm、長さ0.4mmのろう材を用い、メタラ
イズし更にニツケルめつきを施したセラミツク基
板上に治具を用いてセツトし、850℃、H2雰囲気
中のコンベア炉でろう付を行つた処、ろう付不良
は43本もあつた。
尚、上記実施例は、２種類のろう付成分を２層
にめつきした場合であるが、これは二元合金のろ
う材を作つてリードピンをセラミツク基板上にろ
う付する為で、三元或いは四元合金のろう材を作
つてリードピンをセラミツク基板上にろう付する
場合は、３種類或いは４種類のろう材成分を３層
或いは４層にめつきしても良いものである。
にめつきした場合であるが、これは二元合金のろ
う材を作つてリードピンをセラミツク基板上にろ
う付する為で、三元或いは四元合金のろう材を作
つてリードピンをセラミツク基板上にろう付する
場合は、３種類或いは４種類のろう材成分を３層
或いは４層にめつきしても良いものである。
また２種類以上のろう材成分を層状にめつきす
る場合においても各ろう材成分は１層のみなら
ず、交互に数層繰り返しめつきしても良いもの
で、これはろう材成分の数と組成によつて適宜選
定するものである。
る場合においても各ろう材成分は１層のみなら
ず、交互に数層繰り返しめつきしても良いもの
で、これはろう材成分の数と組成によつて適宜選
定するものである。
以上詳記した通り本発明の半導体用リードピン
のろう付方法は、半導体用リードピンの全面又は
側面に少なくとも２種類のろう材成分を層状にめ
つきした後このリードピンをメタライズし更にニ
ツケルめつきを施されたセラミツク基板上にセツ
トし不活性ガス中又は還元性ガス中で炉中ろう付
するのであるから、セラミツク基板へのリードピ
ンとろう材のセツトが極めて簡便となり、またろ
う付も効率的に確実に行われてろう付不良が生じ
ないので、リードピンを処分したり、再ろう付し
たりする必要がなく、リードピンの歩留りが極め
て良好で、生産性の向上に寄与する処大なるもの
がある。
のろう付方法は、半導体用リードピンの全面又は
側面に少なくとも２種類のろう材成分を層状にめ
つきした後このリードピンをメタライズし更にニ
ツケルめつきを施されたセラミツク基板上にセツ
トし不活性ガス中又は還元性ガス中で炉中ろう付
するのであるから、セラミツク基板へのリードピ
ンとろう材のセツトが極めて簡便となり、またろ
う付も効率的に確実に行われてろう付不良が生じ
ないので、リードピンを処分したり、再ろう付し
たりする必要がなく、リードピンの歩留りが極め
て良好で、生産性の向上に寄与する処大なるもの
がある。
また本発明の半導体用リードピンのろう付方法
によれば、合金めつきの不可能なろう材であつて
も、この合金と同一組成の単一金属をリードピン
に層状めつきしてセラミツク基板にろう付するこ
とにより合金めつきと同等のろう材でセラミツク
基板にろう付したことになり、しかもろう付温度
が低下し、フイレツトの広がりが抑えられて効率
の良いろう付を行うことができるという効果もあ
る。
によれば、合金めつきの不可能なろう材であつて
も、この合金と同一組成の単一金属をリードピン
に層状めつきしてセラミツク基板にろう付するこ
とにより合金めつきと同等のろう材でセラミツク
基板にろう付したことになり、しかもろう付温度
が低下し、フイレツトの広がりが抑えられて効率
の良いろう付を行うことができるという効果もあ
る。
第１図ａ，ｂは従来の半導体用リードピンのろ
う付方法の工程を示す図、第２図ａ，ｂはリード
ピンにろう材が正しくろう付された状態を示す
図、第３図はリードピンにろう材がずれてろう付
された状態を示す図、第４図はリードピンにろう
材がろう付されない状態を示す図、第５図ａ，ｂ
は本発明の半導体リードピンのろう付方法の工程
を示す図である。 １……セラミツク、２……メタライズ、３……
ニツケルめつき、４……セラミツク基板、６……
ろう材、７……従来の半導体用リードピン、７′
……本発明のろう付方法に於ける半導体用リード
ピン、Ａ，Ｂ……ろう材成分。
う付方法の工程を示す図、第２図ａ，ｂはリード
ピンにろう材が正しくろう付された状態を示す
図、第３図はリードピンにろう材がずれてろう付
された状態を示す図、第４図はリードピンにろう
材がろう付されない状態を示す図、第５図ａ，ｂ
は本発明の半導体リードピンのろう付方法の工程
を示す図である。 １……セラミツク、２……メタライズ、３……
ニツケルめつき、４……セラミツク基板、６……
ろう材、７……従来の半導体用リードピン、７′
……本発明のろう付方法に於ける半導体用リード
ピン、Ａ，Ｂ……ろう材成分。
Claims (1)
- １ 半導体用リードピンの全面或いは側面に少な
くとも２種類のろう材成分を層状にめつきし、然
る後このろう材成分が層状にめつきされたリード
ピンを治具を用いてメタライズし更にニツケルめ
つきを施されたセラミツク基板上にセツトし不活
性ガス中又は還元性ガス中で炉中ろう付すること
を特徴とする半導体用リードピンのろう付方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57068207A JPS58184747A (ja) | 1982-04-23 | 1982-04-23 | 半導体用リ−ドピンのろう付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57068207A JPS58184747A (ja) | 1982-04-23 | 1982-04-23 | 半導体用リ−ドピンのろう付方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58184747A JPS58184747A (ja) | 1983-10-28 |
| JPH0226786B2 true JPH0226786B2 (ja) | 1990-06-12 |
Family
ID=13367113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57068207A Granted JPS58184747A (ja) | 1982-04-23 | 1982-04-23 | 半導体用リ−ドピンのろう付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58184747A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2608287B2 (ja) * | 1987-06-12 | 1997-05-07 | イビデン 株式会社 | 黒鉛製治具 |
-
1982
- 1982-04-23 JP JP57068207A patent/JPS58184747A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58184747A (ja) | 1983-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986255A (en) | Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein | |
| DE69018846T2 (de) | Keramische Packung vom Halbleiteranordnungstyp und Verfahren zum Zusammensetzen derselben. | |
| US4518112A (en) | Process for controlled braze joining of electronic packaging elements | |
| US4675243A (en) | Ceramic package for semiconductor devices | |
| WO1997018584A1 (en) | Method for forming bump of semiconductor device | |
| US4672739A (en) | Method for use in brazing an interconnect pin to a metallization pattern situated on a brittle dielectric substrate | |
| US4755631A (en) | Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate | |
| JPS641060B2 (ja) | ||
| JP2001274539A (ja) | 電子デバイス搭載プリント配線板の電極接合方法 | |
| JPH05198697A (ja) | シリコン基板金属ビア形成方法およびマルチチップモジュール製造方法 | |
| JPS583962A (ja) | 応力のないニツケル層を与える方法 | |
| JPH0226786B2 (ja) | ||
| JPH04263462A (ja) | 半導体装置及びその製造方法 | |
| JPS61196546A (ja) | フイルムキヤリヤ集積回路とその製造方法 | |
| JP3470789B2 (ja) | 配線基板及びその製造方法 | |
| JP3049948B2 (ja) | パッケージの製造方法 | |
| KR900003472B1 (ko) | 전자부품의 도금방법 | |
| JPH05259593A (ja) | ＡｌＮ回路基板 | |
| CN110744163B (zh) | 一种抗热迁移微焊点结构及其制备方法 | |
| JPH0146228B2 (ja) | ||
| JPH0214787B2 (ja) | ||
| JPH06125162A (ja) | セラミックス配線基板の製造方法 | |
| JPH0226787B2 (ja) | ||
| JPH07120845B2 (ja) | セラミック配線基板及びその製造方法 | |
| JPS6286895A (ja) | 電子部品のはんだ付け方法 |