JPH02149136A - 冗長化電流出力システム - Google Patents
冗長化電流出力システムInfo
- Publication number
- JPH02149136A JPH02149136A JP30329888A JP30329888A JPH02149136A JP H02149136 A JPH02149136 A JP H02149136A JP 30329888 A JP30329888 A JP 30329888A JP 30329888 A JP30329888 A JP 30329888A JP H02149136 A JPH02149136 A JP H02149136A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output device
- output
- current output
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、制御情報、測定情報その他の情報を直流電流
の大きさに変換して対線路に伝送する電流出力装置の冗
長化システムに関するものである。
の大きさに変換して対線路に伝送する電流出力装置の冗
長化システムに関するものである。
第２図は、従来の冗長化電流出力システムを示す構成図
である。このシステムでは、２台の電流出力装置ＥＱＩ
、ＥＱ２を備え、図外のプロセッサ（冗長化電流出力シ
ステムには含まれない）からバスＢを介して与えられる
情報に従って、線路Ｌｌ、Ｌｌ”あるいはＬ２．Ｌ２°
に直流電流を送出する。負荷ＬＤの近傍には端子盤Ｔが
配置され、ここでは２系統の線路Ｌｌ、Ｌｌ’およびＬ
２、Ｌ２’を単に共通に結線して負荷ＬＤと接続する。
である。このシステムでは、２台の電流出力装置ＥＱＩ
、ＥＱ２を備え、図外のプロセッサ（冗長化電流出力シ
ステムには含まれない）からバスＢを介して与えられる
情報に従って、線路Ｌｌ、Ｌｌ”あるいはＬ２．Ｌ２°
に直流電流を送出する。負荷ＬＤの近傍には端子盤Ｔが
配置され、ここでは２系統の線路Ｌｌ、Ｌｌ’およびＬ
２、Ｌ２’を単に共通に結線して負荷ＬＤと接続する。
電流出力装置ＥＱＩには、バスＢから受信した情報を一
時蓄積するレジスタＲＥＧを備え、このレジスタＲＥＧ
の内容はＤＡ変換器を介して直流電流電源■を制御する
ように構成されている。この直流電流電源Ｉの出力は、
この出力電流に順方向に挿入されたダイオードＤを介し
て線路Ｌｌに接続される。
時蓄積するレジスタＲＥＧを備え、このレジスタＲＥＧ
の内容はＤＡ変換器を介して直流電流電源■を制御する
ように構成されている。この直流電流電源Ｉの出力は、
この出力電流に順方向に挿入されたダイオードＤを介し
て線路Ｌｌに接続される。
線路Ｌ２は装置ＥＱＩの内部で一方の共通電位点ＴＭＩ
に接続される。直流電流電源Ｉの帰端は抵抗Ｒを介して
他方の共通電位点ＴＭ２に接続される。この抵抗Ｒに生
じる電圧降下分はＡ／Ｄ変換されて、比較回路ＣＭＰに
与えられる。この比較回路ＣＭＰの他の入力には、直流
電流電源ｌから送出すべき電流値がレジスタＲＥＧから
与えられていて、上記電圧降下分が異常であるときには
、情報線Ｐ１に異常信号を送出するように構成される。
に接続される。直流電流電源Ｉの帰端は抵抗Ｒを介して
他方の共通電位点ＴＭ２に接続される。この抵抗Ｒに生
じる電圧降下分はＡ／Ｄ変換されて、比較回路ＣＭＰに
与えられる。この比較回路ＣＭＰの他の入力には、直流
電流電源ｌから送出すべき電流値がレジスタＲＥＧから
与えられていて、上記電圧降下分が異常であるときには
、情報線Ｐ１に異常信号を送出するように構成される。
電流出力装置１ＥＱ２も同様の構成であるが、この第２
図の状態では、装置ＥＱ２は待機状態であって、開閉回
路Ｓは閉じている。このため、電源ｌの出力は開閉回路
Ｓを流れて、線路Ｌ１°、Ｌ２ｆには送出されない、し
かし、抵抗Ｒには正常の動作電流が流れ、これが常に監
視されている。
図の状態では、装置ＥＱ２は待機状態であって、開閉回
路Ｓは閉じている。このため、電源ｌの出力は開閉回路
Ｓを流れて、線路Ｌ１°、Ｌ２ｆには送出されない、し
かし、抵抗Ｒには正常の動作電流が流れ、これが常に監
視されている。
図外のプロセッサでは、情報線Ｐ１に上記異常信号を受
信すると、情報線Ｐ２に制御信号を送出して、装置ＥＱ
１の制御回路ＣＮＴを制御して開閉回路Ｓを閉じ、装置
ＥＱ２の制御回路ＣＮＴを制御して開閉回路Ｓを開（。
信すると、情報線Ｐ２に制御信号を送出して、装置ＥＱ
１の制御回路ＣＮＴを制御して開閉回路Ｓを閉じ、装置
ＥＱ２の制御回路ＣＮＴを制御して開閉回路Ｓを開（。
これにより装置ＥＱ２から負荷ＬＤに出力電流が供給さ
れることになり、装置ＥＱＩは待機側となる。
れることになり、装置ＥＱＩは待機側となる。
上述した従来の冗長化電流出力システムにおいては、負
荷電流の供給を担当する電流出力装置を情報線Ｐ１．Ｐ
２上の情報により図外のプロセッサが決めていた。従っ
て、冗長化電流出力システムのみでは異常が発生した場
合の電流出力装置の切換えは不可能であり、また電流出
力装置の切換えに図外のプロセッサを介しているために
切換えの速度が遅いという問題があった。
荷電流の供給を担当する電流出力装置を情報線Ｐ１．Ｐ
２上の情報により図外のプロセッサが決めていた。従っ
て、冗長化電流出力システムのみでは異常が発生した場
合の電流出力装置の切換えは不可能であり、また電流出
力装置の切換えに図外のプロセッサを介しているために
切換えの速度が遅いという問題があった。
このような課題を解決するために本発明は、各々の電流
出力装置に、電流出力装置から線路に供給される直流電
流の方向が導通方向になるように配置されたダイオード
と、直流電流電源の出力電流を検出する電流検出手段と
、負荷への電流供給を制御する出力制御信号を発生する
出力制御スイッチと、出力制御信号により出力制御スイ
ッチのオン・オフを制御するマイクロプロセッサとを備
え、一方の電流出力装置の出力制御スイッチがオン状態
の場合、他方の電流出力装置のマイクロプロセッサは、
一方の電流出力装置の出力制御信号で他方の電流出力装
置の出力制御スイッチをオフとすることにより、一方の
電流出力装置から負荷へ電流を供給し、他方の電流出力
装置からは電流を供給しないようにしたものである。
出力装置に、電流出力装置から線路に供給される直流電
流の方向が導通方向になるように配置されたダイオード
と、直流電流電源の出力電流を検出する電流検出手段と
、負荷への電流供給を制御する出力制御信号を発生する
出力制御スイッチと、出力制御信号により出力制御スイ
ッチのオン・オフを制御するマイクロプロセッサとを備
え、一方の電流出力装置の出力制御スイッチがオン状態
の場合、他方の電流出力装置のマイクロプロセッサは、
一方の電流出力装置の出力制御信号で他方の電流出力装
置の出力制御スイッチをオフとすることにより、一方の
電流出力装置から負荷へ電流を供給し、他方の電流出力
装置からは電流を供給しないようにしたものである。
本発明による冗長化電流出力システムにおいては、待機
側装置は動作側装置の出力制御信号によりその負荷電流
の供給を禁止される。
側装置は動作側装置の出力制御信号によりその負荷電流
の供給を禁止される。
第１図は、本発明による冗長化電流出力システムの一実
施例を示す構成図である。同図において、１は電流出力
装置としての動作側装置、２は同じく電流出力装置とし
ての待機側装置、３は図外のプロセッサ（以下「上位プ
ロセッサ」という）と接続するためのＩ１０バス、４は
負荷、５は負荷４と出力端子Ｔ１とを接続するための２
対の線路、１１．２１はＡ／Ｄ変換器、１２．２２はＤ
／Ａ変換器、１３．２３は直流電流電源、１４．２４は
下位プロセッサとしてのマイクロプロセッサ、１５．２
５は出力制御スイッチ、１６．２６はＣＰＵバス、Ｔ１
１〜Ｔ１３およびＴ２１〜Ｔ２３は電圧■＋の直流電源
が供給される電源端子、Ｒ１１〜Ｒ１３およびＲ２１〜
Ｒ２３は抵抗、Ｄｌｌ、Ｄ２１は電流出力装置１．２か
ら線路５に供給される直流電流の方向が導通方向になる
ように配置されたダイオード、０１２．Ｄ２２は負荷４
に電流を供給していない電流出力装置の直流電流電源の
電流を検出するためのダイオード、Ｄ１３０１４．Ｄ２
３．Ｄ２４は出力制御信号を発生させるためのダイオー
ドであり、Ａ／Ｄ変換器ｌｌと抵抗Ｒ１１およびＡ／Ｄ
変換器２１と抵抗Ｒ２１はそれぞれ電流検出手段を構成
する。下位プロセッサ１４．２４は出力制御信号により
出力制御スイッチ１５．２５をオン・オフする。
施例を示す構成図である。同図において、１は電流出力
装置としての動作側装置、２は同じく電流出力装置とし
ての待機側装置、３は図外のプロセッサ（以下「上位プ
ロセッサ」という）と接続するためのＩ１０バス、４は
負荷、５は負荷４と出力端子Ｔ１とを接続するための２
対の線路、１１．２１はＡ／Ｄ変換器、１２．２２はＤ
／Ａ変換器、１３．２３は直流電流電源、１４．２４は
下位プロセッサとしてのマイクロプロセッサ、１５．２
５は出力制御スイッチ、１６．２６はＣＰＵバス、Ｔ１
１〜Ｔ１３およびＴ２１〜Ｔ２３は電圧■＋の直流電源
が供給される電源端子、Ｒ１１〜Ｒ１３およびＲ２１〜
Ｒ２３は抵抗、Ｄｌｌ、Ｄ２１は電流出力装置１．２か
ら線路５に供給される直流電流の方向が導通方向になる
ように配置されたダイオード、０１２．Ｄ２２は負荷４
に電流を供給していない電流出力装置の直流電流電源の
電流を検出するためのダイオード、Ｄ１３０１４．Ｄ２
３．Ｄ２４は出力制御信号を発生させるためのダイオー
ドであり、Ａ／Ｄ変換器ｌｌと抵抗Ｒ１１およびＡ／Ｄ
変換器２１と抵抗Ｒ２１はそれぞれ電流検出手段を構成
する。下位プロセッサ１４．２４は出力制御信号により
出力制御スイッチ１５．２５をオン・オフする。
次に動作について説明する。第１図は装置１が動作側、
装置２が待機側として動作している場合を示し、この場
合、出力制御スイッチ１５がオン、出力制御スイッチ２
５がオフとなっている。したがって、出力制御スイッチ
１５から出力される出力制御信号のレベルはゼロ電位で
あり、これはマイクロプロセッサ２４に対する出力禁止
指令となる。また、出力制御スイッチ２５から出力され
る出力制御信号のレベルはＶ＋であり、これはマイクロ
プロセッサ１４に対する出力指令となる。この状態は、
動作側装置ｌが負荷４に対して直流電流電源１３からの
電流を供給すると共に、装置１により装置２から負荷４
への出力が阻止されている状態である。
装置２が待機側として動作している場合を示し、この場
合、出力制御スイッチ１５がオン、出力制御スイッチ２
５がオフとなっている。したがって、出力制御スイッチ
１５から出力される出力制御信号のレベルはゼロ電位で
あり、これはマイクロプロセッサ２４に対する出力禁止
指令となる。また、出力制御スイッチ２５から出力され
る出力制御信号のレベルはＶ＋であり、これはマイクロ
プロセッサ１４に対する出力指令となる。この状態は、
動作側装置ｌが負荷４に対して直流電流電源１３からの
電流を供給すると共に、装置１により装置２から負荷４
への出力が阻止されている状態である。
Ａ／Ｄ変換器１１は、抵抗Ｒ１１の電圧を検出し、ＣＰ
Ｕバス１６を介してその検出値を下位プロセッサ１４に
伝える。これにより、下位プロセッサ１４は負荷供給電
流の異常の有無を知ることができる。Ａ／Ｄ変換器１１
からのデータにより異常と判断した場合、下位プロセッ
サ１４は出力制御スイッチ１５をオフとする。出力制御
スイッチ１５がオフとなると、その出力制御信号は■十
しベルとなる。これは下位プロセッサ２４に対する出力
指令となるので、下位プロセッサ２４は出力制御スイッ
チ２４をオンとする。出力制御スイッチ２４がオンとな
ると、下位プロセッサ１４に対して出力を禁止する出力
制御信号が与えられる。
Ｕバス１６を介してその検出値を下位プロセッサ１４に
伝える。これにより、下位プロセッサ１４は負荷供給電
流の異常の有無を知ることができる。Ａ／Ｄ変換器１１
からのデータにより異常と判断した場合、下位プロセッ
サ１４は出力制御スイッチ１５をオフとする。出力制御
スイッチ１５がオフとなると、その出力制御信号は■十
しベルとなる。これは下位プロセッサ２４に対する出力
指令となるので、下位プロセッサ２４は出力制御スイッ
チ２４をオンとする。出力制御スイッチ２４がオンとな
ると、下位プロセッサ１４に対して出力を禁止する出力
制御信号が与えられる。
このようにして、待機側装置２が動作側、動作側装置１
が待機側となる。
が待機側となる。
なお、電流出力装置１．２が動作側であろうと待機側で
あろうと、常に抵抗Ｒ１１，Ｒ２１には直流電流電源１
３．２３の出力電流値を示す電圧が発生している。この
ため、待機側の電流出力装置においても直流電流電源の
出力電流の異常の有無を知ることができ、動作側から待
機側に切り換えたとき待機側が使用できないという不具
合を防止できる。
あろうと、常に抵抗Ｒ１１，Ｒ２１には直流電流電源１
３．２３の出力電流値を示す電圧が発生している。この
ため、待機側の電流出力装置においても直流電流電源の
出力電流の異常の有無を知ることができ、動作側から待
機側に切り換えたとき待機側が使用できないという不具
合を防止できる。
以上説明したように本発明は、各々の電流出力装置に、
電流出力装置から線路に供給される直流電流の方向が導
通方向になるような配置されたダイオードと、直流電流
電源の出力電流を検出する電流検出手段と、負荷への電
流供給を制御する出力制御信号を発生する出力制御スイ
ッチと、出力制御信号により出力制御スイッチのオン・
オフを制御するマイクロプロセッサとを備え、一方の電
流出力装置の出力制御スイッチがオン状態の場合、他方
の電流出力装置のマイクロプロセッサは他方の電流出力
装置の出力制御スイッチをオフし、一方の電流出力装置
から負荷へ電流を供給し、他方の電流出力装置からは電
流を供給しないようにすることにより、負荷供給電流に
異常が発生した場合の電流出力装置の切換えを電流出力
装置自ら行なうことができるので、従来のように異常が
発生した場合の電流出力装置の切換えは冗長化電流出力
システムのみでは不可能であるという不具合を解消でき
る効果がある。
電流出力装置から線路に供給される直流電流の方向が導
通方向になるような配置されたダイオードと、直流電流
電源の出力電流を検出する電流検出手段と、負荷への電
流供給を制御する出力制御信号を発生する出力制御スイ
ッチと、出力制御信号により出力制御スイッチのオン・
オフを制御するマイクロプロセッサとを備え、一方の電
流出力装置の出力制御スイッチがオン状態の場合、他方
の電流出力装置のマイクロプロセッサは他方の電流出力
装置の出力制御スイッチをオフし、一方の電流出力装置
から負荷へ電流を供給し、他方の電流出力装置からは電
流を供給しないようにすることにより、負荷供給電流に
異常が発生した場合の電流出力装置の切換えを電流出力
装置自ら行なうことができるので、従来のように異常が
発生した場合の電流出力装置の切換えは冗長化電流出力
システムのみでは不可能であるという不具合を解消でき
る効果がある。
また、従来のように上位プロセッサを介して電流出力装
置の切換えを行なうのではなく、電流出力装置自らが電
流出力装置の切換えを行なうので、上位プロセッサを介
するために切換え速度が遅いという従来の不具合を解消
できる効果がある。
置の切換えを行なうのではなく、電流出力装置自らが電
流出力装置の切換えを行なうので、上位プロセッサを介
するために切換え速度が遅いという従来の不具合を解消
できる効果がある。
第１図は本発明による冗長化電流出力システムの一実施
例を示す構成図、第２図は従来の冗長化電流出力システ
ムを示す構成図である。 １・・・動作側装置、２・・・待機側装置、３・・・Ｉ
１０バス、４・・・負荷、５・・・線路、１１．２１・
・・Ａ／Ｄ変換器、１２．２２・・・Ｄ／Ａ変換器、１
３．２３・・・直流電流電源、１４．２４・・・マイク
ロプロセッサ、１５．２５・・・出力制御スイッチ、１
６．２６・・・ｃｐｕバス、Ｔ１・・・出力端子、Ｔｌ
ｌ〜Ｔ１３、Ｔ２１〜Ｔ２３・・・電源端子、Ｒ１１〜
Ｒ１３゜Ｒ２１〜Ｒ２３・・・抵抗、ＤＩｌ〜Ｄ１４゜ 〜Ｄ２４・・・ダイオード。
例を示す構成図、第２図は従来の冗長化電流出力システ
ムを示す構成図である。 １・・・動作側装置、２・・・待機側装置、３・・・Ｉ
１０バス、４・・・負荷、５・・・線路、１１．２１・
・・Ａ／Ｄ変換器、１２．２２・・・Ｄ／Ａ変換器、１
３．２３・・・直流電流電源、１４．２４・・・マイク
ロプロセッサ、１５．２５・・・出力制御スイッチ、１
６．２６・・・ｃｐｕバス、Ｔ１・・・出力端子、Ｔｌ
ｌ〜Ｔ１３、Ｔ２１〜Ｔ２３・・・電源端子、Ｒ１１〜
Ｒ１３゜Ｒ２１〜Ｒ２３・・・抵抗、ＤＩｌ〜Ｄ１４゜ 〜Ｄ２４・・・ダイオード。
Claims (1)
- 負荷に対して直流電流を供給するための直流電流電源を
含む２台の電流出力装置と、この電流出力装置毎に前記
負荷まで配線された２対の線路とを備え、前記２台の電
流出力装置のうちの一方から前記負荷に対して直流電流
を供給し、他方の電流出力装置を予備用として待機させ
るように構成された冗長化電流出力システムにおいて、
前記電流出力装置から前記線路に供給される直流電流の
方向が導通方向になるように配置されたダイオードと、
前記直流電流電源の出力電流を検出する電流検出手段と
、負荷への電流供給を制御する出力制御信号を発生する
出力制御スイッチと、前記出力制御信号により前記出力
制御スイッチのオン・オフを制御するマイクロプロセッ
サとを備え、一方の電流出力装置の出力制御スイッチが
オン状態の場合、他方の電流出力装置のマイクロプロセ
ッサは、一方の電流出力装置の出力制御信号で他方の電
流出力装置の出力制御スイッチをオフとすることにより
、一方の電流出力装置から負荷へ電流を供給し、他方の
電流出力装置からは電流を供給しないようにすることを
特徴とする冗長化電流出力システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30329888A JPH02149136A (ja) | 1988-11-30 | 1988-11-30 | 冗長化電流出力システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30329888A JPH02149136A (ja) | 1988-11-30 | 1988-11-30 | 冗長化電流出力システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02149136A true JPH02149136A (ja) | 1990-06-07 |
| JPH043136B2 JPH043136B2 (ja) | 1992-01-22 |
Family
ID=17919272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30329888A Granted JPH02149136A (ja) | 1988-11-30 | 1988-11-30 | 冗長化電流出力システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02149136A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05300050A (ja) * | 1992-04-24 | 1993-11-12 | Fujitsu Ltd | 無線システムにおける切替制御方式 |
-
1988
- 1988-11-30 JP JP30329888A patent/JPH02149136A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05300050A (ja) * | 1992-04-24 | 1993-11-12 | Fujitsu Ltd | 無線システムにおける切替制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH043136B2 (ja) | 1992-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0254575B2 (ja) | ||
| JPH0894695A (ja) | 半導体パワースイッチシステム | |
| EP1701168B1 (en) | Undervoltage warning method, undervoltage warning circuit and switching power supply | |
| JP3098432B2 (ja) | 電源回路 | |
| JP4350891B2 (ja) | 自動車の調整される出力電圧を監視する回路装置 | |
| JPH02149136A (ja) | 冗長化電流出力システム | |
| JP3259611B2 (ja) | 直流電源システム | |
| JPS6242423B2 (ja) | ||
| JP4205072B2 (ja) | 電源供給装置 | |
| JPH0325201Y2 (ja) | ||
| US10855084B2 (en) | Power conversion system for power system interconnection | |
| JPH05189065A (ja) | 並列運転時の過電圧検出方式 | |
| KR102898845B1 (ko) | 인버터 전류 감지장치 및 그 방법 | |
| JP2518400B2 (ja) | 操作回路用故障監視装置 | |
| JP2603778B2 (ja) | 多重伝送システムの端末器 | |
| KR20100001744U (ko) | 자동 부하절체 시스템 | |
| JPH0239311A (ja) | 電源制御方式 | |
| KR0161133B1 (ko) | 이중화제어회로 | |
| JPH04322138A (ja) | 交流電力供給システム | |
| JPH05328606A (ja) | ２重化直流電源回路 | |
| JP2772185B2 (ja) | 並列運転電源制御システム | |
| JPH05207657A (ja) | ２重化直流電源回路 | |
| JP2550030B2 (ja) | インバータ装置 | |
| JPS6122364Y2 (ja) | ||
| JPH05233579A (ja) | ホットスタンバイ式二重化システム |