JPH02149153A - 多種コード検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 １、実施例と第１図との対応関係 ■、実施例の構成 ■、実施例の動作 ■、実施例のまとめ ■０発明の変形態様 発明の効果 〔概　要〕 伝達されたコードから次処理を決定するための制御を行
う多種コード検出回路に関し、回路の規模を小さくする
ことを目的とし、共通に導入されるコードに対してそれ
ぞれ特定のコードを複号化する複数のデコーダと、複数
のデコーダによって検出されたコードに同一コードが連
続して存在するか否かを検出する連続検出手段と、同一
コードが連続して検出された場合にその検出コードに対
応する情報を次処理部に伝達する保護手段とを具えるよ
うに構成する。

〔産業上の利用分野〕

本発明は、多種コード検出回路に関し、例えば加入者系
伝送路において伝達されるコードを基に次処理制御を行
なう多種コート検出回路に関するものである。

（従来の技術〕 第４図に従来例を示す。図において、各種のコードを表
すシリアルデータはクロックパルスに応じてシフトレジ
スタで成る直−並列変換回路４１１でパラレルデータに
変換された後、例えば３個のデコーダ４１３１〜４１３
．に共通に導入される。

いま、１つのデコーダ４１３１は例えば“アラームパの
コードであるＡを複号化するものであるとすると、導入
されたコードがＡであれば当８亥テ゛コーダ４１３Ｉは
複号化したアラーム情報を出力する。また、他のデコー
ダ４１３□、４１３３のそれぞれも独自のコードＢ、Ｃ
を複号化するものである。

各デコーダ４１３に対応する保護回路４１５（保護回路
４１５．．４１５□及び４１５３）は、その連続検出処
理及び連続して検出された場合の伝達回数計算処理を行
なう。

例えば、データにて示されるコードの中にコードＡ（ア
ラーム）が連続すればその都度デコーダ４１３、がコー
ドＡの複号化情報を保護回路４１５Ｉに伝え、保護回路
４１５Ｉが所定回数を計数したとき、保護回路４１５１
の次段に接続されている検出回路部（図示せず）に出力
信号を供給し当該検出回路部はコードへの到達を知る。

他のデコーダ４１３□、４１３：＋に接続されている保
護回路４１５□、４１５３についても同様である。

〔発明が解決しようとする課題］ ところで、上述した従来回路にあっては、デコーダ４１
３に対応して保護回路４１５を設け、検出対象コード毎
にコードの連続検出及び計数を行うようにしているため
、回路構成が？Ｊ［９ｆｆｆｉとなっていた。特に検出
対象コードが多数となるに従って回路規模が更に大きく
なるという問題点があった。

本発明は、このような点にかんがみて創作されたもので
あり、回路規模の小さい多種コード検出回路を提供する
ことを目的としている。

〔課題を解決するための手段〕

第１図は、本発明の多種コード検出回路の原理゛ブロッ
ク図である。

図において、複数のデコーダ１１１は、共通に導入され
るコードに対してそれぞれ特定のコードを複号化する。

連続検出手段１１３は、複数のデコーダ１１１によって
検出されたコードに同一コードが連続して存在するか否
かを判断する。

保護手段１１５は、同一コードが連続して検出された場
合に、その検出コードに対応する情報を次処理部に伝達
することを決定する。

従って、全体として、同一コードが連続して検出された
場合にのみその検出情報が出力されるように構成されて
いる。

〔作　用〕

データによって表されるコードは複数のデコーダ１１１
に共通に供給され、そのいずれかにおいて複号化される
。

複号化されたコードは連続検出手段１１３において、連
続して出現しているコードが存在するか否かを検出し、
その結果から保護手段１１５は、前回に検出されたコー
ドと同一のコードが検出されている場合には検出コード
に対応する情報を当該次処理部に供給する。

本発明にあっては、保護部を共用するために回路が小規
模となる。

〔実施例〕 以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例における多種コード検出回
路の構成を示す。

の ここで、本発明の実施例と第１図との対応関係を示して
おく。

デコーダ１１１は、デコーダ２２１１〜２２１、に相当
する。

連続検出手段１１３は、連続検出部２３１に相当する。

保護手段１１５は、保護回路２４１．アンドゲート２４
３Ｉ〜２４３３に相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

Ｊ−」１柵例ｍ衣 第２図に示す多種コード検出回路は３種類のコードａ、
ｂ、ｃの連続伝達を検出するものである。

図において、実施例による多種コード検出回路は送信さ
れたコードを表すシリアルデータをパラレルデータに変
換するシフトレジスタの直−並列変換回路２１１と、コ
ードを複号化する３つのデコーダ２２１１〜２２１コと
、同一のコードが連続して伝達されたか否かを検出する
連続検出部２３１と、連続して検出されたニードの保護
を行う保護回路２４１と、保護回路２４１の出力をどの
検出回路部（図示せず）に伝達するかを決定するアンド
ゲート２４３Ｉ〜２４３．から構成されている。

連続検出部２３１は、検出対象コード単位に連続して伝
達されているかを検出する連続検出回路２３３Ｉ〜２３
３．と、対応する検出対象コードが検出されたか否かを
保持する検出伝達回路２３５、〜２３５３と、連続検出
回路２３３１〜２３３、及び検出伝達回路２３５１〜２
３５３の出力を基に検出対象コード中に連続して検出さ
れているコードがあるかを判断する保護対象検出回路２
３７とで構成されている。

連続検出回路２３３．〜２３３．のそれぞれは、１つの
Ｄフリップフロップ（Ｄ−ＦＦ）と１つのアンドゲート
とで構成されており、Ｄ＝ＦＦのＤ入力端子は対応する
デコーダ２２１の出力端子に接続されている。アンドゲ
ートの一方の入力端子は対応するデコーダ２２１の出力
端子に、他方の入力端子はＤ−ＦＦの出力端子Ｑに接続
されている。

検出伝達回路２３５１〜２３５３のそれぞれは１つのオ
アゲートと１つのＪＫフリップフロップ（ＪＫ−ＦＦ）
とで構成されている。オアゲートの２つの入力端子のそ
れぞれは対応しない２つのデコーダ２２１の各出力端子
に接続されている。

また、ＪＫ−ＦＦのＪ入力端子は対応するデコーダ２２
１の出力端子に、Ｋ入力端子はオアゲートの出力端子に
それぞれ接続されている。ここでは、検出伝達回路２３
５１のオアゲートの入力端子はデコーダ２２１□とデコ
ーダ２２１．の出力端子に、ＪＫ−ＦＦのＪ入力端子は
デコーダ２２１１の出力端子に接続されている。

保護対象検出回路２３７は４つのナントゲートから構成
されている。３つのナントゲート２３８、〜２３８．の
それぞれにおいて、一方の入力端子は対応する連続検出
回路２３３に、他方の入力端子は検出伝達回路２３５の
出力端子に接続されている。他のナントゲート２３９に
は、３つのナントゲート２３８．〜２３８３の出力が供
給されるようになっている。また、ナントゲート２３９
の出力端子は保護回路２４１の入力端子に接続されてい
る。

アントゲ−）２４３１〜２４３３のそれぞれは２つの入
力端子を有し、その一方は保護回路２４１の出力端子に
共通に接続され、他方は対応する検出伝達回路２３５の
出力端子に接続されている。

直−並列変換回路２１１にはクロックパルスが導入され
、全てのＤ−ＦＦとＪＫ−ＦＦのクロック入力端子Ｔ及
び保護回路２４１のクロック入力端子Ｔには１バイトを
取り込むタイミングを計るパルスとしてバイトタイミン
グ信号が導入されている。

１［−（螺阪作 本発明実施例の多種コード検出回路の動作は、■複号化
処理、■連続検出処理、■保護処理からなる。第３図に
、コードがａ→ａ→ａ→Ｃ→Ｃ→１）４　ａと伝達され
た場合の各回路の出力値を示す。

尚、コードａはデコーダ２２１．、　コードｂはデコー
ダ２２１ｇ、　コードＣはデコーダ２２１．によりそれ
ぞれ複号化されるものとする。以下、第２図及び第３図
を参照する。但し、当初全てのフリップフロップはリセ
ット状態にあるものとする。

■複号化処理 まず、コードを表すデータはクロックパルスに従って直
−並列変換回路２１１よりシリアル状態からパラレル状
態に変換された後、デコーダ２２１１〜２２１３に導入
されて複号化される。コード検出を行ったデコーダ２２
１からは論理状態“１″が出力され、それ以外のデコー
ダ２２１からは論理状態″“０”が出力される。ここで
ａ−＋ａ→ａ→（−＋　（→ｂ→ａのコードに対して、
デコーダ２２１１の出力状態は、１°°→″１”→ｕ　
Ｉ　ＩＩ→“°０″→“０°°→“０″→“１”となる
。また、デコーダ２２１□は“０”→“−〇”→“０″
→“０″→“０”→″“１”→“０′”、デコーダ２２
１、は０″→″０″→゛０″→°°１″→“１′→゛°
０”→“０”となる（第３図該当欄参照）。

■連続検出処理 次に、全検出対象コードから連続して検出されているコ
ードの存在を調べる。

まず、各検出対象コード毎に連続検出回路２３３１〜２
３３３においてコードが連続して検出されたかを調べ、
検出伝達回路２３５１〜２３５゜においてコードの検出
有無を調べる。連続してコードが検出された連続検出回
路２３３からは論理状態“１”が出力され、それ以外の
検出伝達回路２３５からは論理状態“０”が出力される
。コードが検出された検出伝達回路２３５からは論理状
態“°１”が出力され、それ以外の検出伝達回路２３５
からは論理状態°“０″が出力される。

次に、連続検出回路２３３．と検出伝達回路２３５２．
連続検出回路２３３□と検出伝達回路２３５□、連続検
出回路２３３．と検出伝達回路２３５３のそれぞれ２つ
の出力をナントゲート２３８、．２３Ｂ□及び２３８３
に入力し、更にナントゲート２３ＥＬ〜２３８３の出力
をナントゲート２３９に入力することにより、全検出対
象コード中に連続して同一のコードが伝達されたものが
存在するか否かを調べる。連続してコードが検出された
ナントゲート２３８からは論理状態ＩＩ　Ｏ１１が出力
され、それ以外のナントゲート２３８からは論理状態°
°１”′が出力される。ナントゲート２３９からは、連
続して検出されたコードがある場合には論理状態゛１“
が出力され、連続して検出されたコードがない場合には
論理状態“０゛が出力される。

第３図に示すように、１回目はコードａである。

このときコードａの連続検出を行う連続検出回路２３３
１の出力は、Ｄフリップフロップの状態が０”であるた
め′０”となる。他の２つの連続検出回路２３３□及び
２３３３の出力も、各Ｄフリップフロップの値がｕ　Ｏ
！１でありまたデコーダ２２１□及び２２１３の出力が
０”であるため０°゛である。このとき検出伝達回路２
３５．は“１”を出力し、検出伝達回路２３５□及び検
出伝達回路２３５．は“０″を出力する。このときナン
トゲート２３８．、’２３Ｂ□及び２３８３の状態はい
ずれも“１″であり、ナントゲート２３９の状態は°“
０″となる。これは連続して伝達されたコードが存在し
ていないことを示す。

２回目もコードａであるので、コードａの連続検出を行
う連続検出回路２３３．のＤフリップフロップの状態が
°“１″であり且つデコーダ２２１１の出力状態が１′
であるため、連続検出回路２３３１の出力状態は“１″
°となる。他の連続検出回路２３３□及び２３３３の各
Ｄフリップフロップの値は０゛であり且つデコーダ２２
１２及び２２１３の出力は”０パであるため他の連続検
出回路２３３□及び２３３．の出力状態は′°０°。

である。このとき検出伝達回路２３５．は論理状態“１
”を出力し、検出伝達回路２３５！及び２３５．は論理
状態゛′０”を出力する。またナントゲート２３Ｂ、は
論理状態“０”を出力し、他の２つのナントゲート２３
８□及び２３８．はいずれも論理状態“°Ｉ”を出力す
る。そのため、ナントゲート２３９は論理状態“１“°
となり、連続して検出されたコードが存在していること
を表す。

このようにして第３図に示すようにコードがａ→ａ−＋
ａ→Ｃ→Ｃ→ｂ→ａと伝達されるとき、コードａに関連
する回路の出力は、連続検出回路２３３１が“０“°→
“ｌ′→“１”→″０゛°→“°０″→“０パ→“０゛
°、検出伝達回路２３５．が“１”→“Ｉ　ＩＩ→ＩＩ
　Ｉ　ＩＩ→“Ｏ”→６１０”→“０”→“０”、ナン
トゲート２３８１が“°１″→″ＯＩＩ→“°０°°→
“１″→“ｌ”→°“１゛°→°“１ｎとなる。

コードｂに関連する回路の出力は、連続検出回路２３３
゜が０”→″０”→“０”→“０”→ＩＩ　ＯＩＩ→“
０°′→“０”、検出伝達回路２３５゜が“０″→°゛
０″→°“０”→″０″→“０”→１″→゛０”、ナン
トゲート２３８２が“１“→″１″→″Ｉ　ＩＩ→″ｌ
″→”ｌ”→″１”→“１”となる。

コードＣに関連する回路の出力は、連続検出回路２３３
３が“０”→“０”→、“０”→″０″→１１１”→“
０”→″０″°、検出伝達回路２３５゜がＩＩ　ＯＨ→
ＩＩ　Ｏ”→“０”→″１１′→ＩＩ　１”→０°°→
“０″、ナントゲート２３８．が“１″→″１”→“１
′→“＋１＋１→“０”→“１″→“１″となる。

この結果ナントゲート２３９の状態は、０°゛→″１″
→″１”→″０”→ＩＩ　１”→ＩＩ　Ｏ”→０″とな
る。

■保護処理 連続して検出されたコードがある場合（ナントゲート２
３９の出力が論理状態゛１°゛であるとき）には、保護
回路２４１の出力論理状態は“１”となる、また、コー
ドが連続して検出されない場合（ナントゲート２３９の
出力が論理状態゛０”であるとき）には、保護回路２４
１の出力論理状態は“０”となる。この保護回路２４１
の出力はアンドゲート２４３．〜２４３．に共通に供給
されるので、どのアンドゲート２４３を通るかで連続検
出コードが特定される。つまり、保護回路２４１の論理
状態が“１”であるとき、コードを検出したデコーダに
対応するアンドゲート２４３からは論理状態が１°”が
出力され、それ以外のアンドゲート２４３からは０”が
出力される。

第３図に示すようにコードが、ａ−４ａ→ａ→Ｃ→ｃ−
＋ｂ−＋ａと伝達された場合の保護回路２４１の出力状
態は′０゛→“′１°′→゛１”→“０゛→°“ｌ　Ｉ
Ｉ→゛０°゛→ＩＩ　ＯＩＩであり、このときアントゲ
−）２４３．は”°０″→ＩＩ　Ｉ　Ｈ→”１゛°→”
０″→“０°′→“０”→″“０”を出力する。またア
ンドゲート２４３□の状態は、“０゛°→°“０゛→“
０゛°→ｕＯ”→″０”→″０″→“０″で、コードｂ
は連続して送信されなかったことが表される。

アントゲ−）２４３＋の状態は、°“０”→“０″→“
０″→“０゛°→“１″→°′０“→′°０′”となる
。

アンドゲート２４３１〜２４３．の出力結果はそれぞれ
の検出回路部に伝達され、アンドゲート２４３１〜２４
３．の出力結果における“１′′に応じて次処理が決定
される。

■　　ｔＩの　とめ このように、入力されるコードは２以上同時に生起しな
いという点に着目して、多種の検出対象コードから同一
のコードが連続して伝達されたか否かを検出する保護部
分が共用できるため、小規模の回路が実現できる。

■　　の・１ なお、上述した本発明の実施例にあっては、後方保護を
取り上げたが、前方保護の場合にはＪＫ−ＦＦのＪ入力
端子をマスクし、他のコードが伝達されてもＪＫ−ＦＦ
の結果が変わらないようにする。

また、検出対象コードは４種類以上でもよい。

この場合には、対象コード毎にデコーダ２２１連続検出
回路２３３．検出伝達回路２３５．ナントゲ−）２３８
．アンドゲート２４３を設ければよい。

更に、「１．実施例と第１図との対応関係」において、
・本発明と実施例との対応関係を説明しておいたが、本
発明はこれに限られることはなく、各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。

〔発明の効果ゴ 上述したように、本発明によれば、コード伝達の連続検
出部分が共用されるため、回路規模が小さくなり実用的
には極めて有用である。

【図面の簡単な説明】

第１図は本発明の多種コード検出回路の原理ブロック図
、 第２図は本発明の一実施例による多種コード検出回路の
構成ブロック図、 第３図は各回路の出力値の説明図、 第４図は従来技術の説明図である。 図において、 １１１はデコーダ、 １１３は連続検出手段、 １１５は保護手段、 ２１１．４１１は直−並列変換回路、 ２２１．４１３はデコーダ、 ２３１は連続検出部、 ２３３は連続検出回路、 ２３５は検出伝達回路、 ２３７は保護対象検出回路、 ２３８．２３９はナントゲート、 ２４１．４１５は保護回路、 ２４３はアンドゲートである。 胚東釈歌（ 、才５・〔至コ烙ζへ上Ｌ−ブブイ、１．ｙ！−〇月ａ
第３図

Claims (1)

【特許請求の範囲】
1. （１）共通に導入されるコードに対してそれぞれ特定の
   コードを複号化する複数のデコーダ（１１１）と、 前記複数のデコーダ（１１１）によって検出されたコー
   ドに同一コードが連続して存在するか否かを検出する連
   続検出手段（１１３）と、 同一コードが連続して検出された場合にその検出コード
   に対応する情報を次処理部に伝達することを決める保護
   手段（１１５）と、 を具えるように構成したことを特徴とする多種コード検
   出回路。