JPH02151114A - 自乗演算器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はホームオートメーション機器などに用いられる
通信技術に関するものである。

従来の技術 ホームオートメーションの端末間の通信にスペクトラム
拡散方式を用いる場合、そのスペクトラム拡散方式が直
接拡散であれば、受信側のスペクトラム逆拡散の方法と
して自乗検波がある。

デジタル信号の自乗検波を使用した受信装置としては、
第４図に示すものが考えられる。ここでは元の搬送波周
波数ｆ。を中心にその両側に対称形にスペクトラムが分
布したスペクトラム拡散波が入力に供給されており、ス
ペクトラム拡散波はバンドパスフィルタ１を介してアナ
ログ乗算器２の二つの入力端子に供給され、ここで自乗
演算される。これによってアナログ乗算器２の出力には
、２ｆＯにピークを持つ信号、つまり逆拡散信号が現れ
る。この逆拡散信号をバンドパスフィルタ３を介して２
ｆｏ以外の不要周波数成分を除去し、検波手段４によっ
て復調データ出力を得るものである。

発明が解決しようとする課題 このような構成では、掛算器としてアナログ乗算器２を
使用しており、生産時には掛算器のバイアス調整が必要
である。さらに集積回路化する場合にも、多数の外付は
部品が必要で回路規模が大型化する問題がある。

本発明はデジタル回路で構成できる掛算器で、特に自乗
演算器を提供することを目的とする。

課題を解決するための手段 本発明の自乗演算器は、デジタル変換された入力信号に
含まれる最高周波数成分を半周期ほど遅らせて出力する
遅延手段と、デジタル変換された前記入力信号と前記遅
延手段の出力信号との排他的論理和を演算する演算手段
とを設け、前記演算手段の出力信号を前記入力信号の自
乗演算出力としたことを特徴とする。

作用 この構成によると、二つの入力の排他的論理和を演算す
る演算手段によって自乗演算を実行する。

排他的論理和が掛算器と同一の機能を有することは一般
的に知られているが、排他的論理和の二つの入力に同一
の信号を印加しても、排他的論理和の出力は常にローレ
ベルで何も得られない。ここでは、二つの入力の排他的
論理和を演算する演算手段の両人力に同じ信号を印加せ
ずに、一方の入力にはデジタル変換された入力信号を印
加し、他方の入力には遅延手段で僅かに位相シフトした
倍信号を印加して、自乗演算を実現している。

実施例 以下本発明の一実施例を第１図〜第３図に基づいて説明
する。なお、従来例を示す第４図と同様の作用を成すも
のには、同一の符号を付けて説明する。

第１図は本発明の自乗演算器を示す。デジタル変換され
た入力信号５は、演算手段としての排他的論理和ゲート
〔以下、Ｅｘ・ＯＲゲートと称す〕６の一方の入カフと
遅延手段８の入力９とに供給される。Ｅｘ・ＯＲゲート
６の他方の入力ＩＯには遅延手段８の出力信号が供給さ
れている。遅延手段８の遅延量は、入力信号５の中の最
高周波数成分の半周期程度であって、具体的には、この
遅延手段８が第２図に示すように構成される。

発振器ＩＩは入力信号５の中の最高周波数成分の２倍以
上の周波数のクロックを発生し、このクロックがシフト
レジスタ１２のクロック入力ＣＫに印加されている。シ
フトレジスタ１２のデータ人力りには入力信号５が供給
されている。そしてシフトレジスタ１２の出力Ｑが遅延
手段８の出力信号となり、出力ＱがＥｘ−ＯＲゲート６
の前記他方の入力ＩＯに接続されている。

この第２図では、シフトレジスタ１２が入力信号５をク
ロックの一周期分だけ遅延させてＥｘ・ＯＲゲート６に
出力しており、Ｅｘ・ＯＲゲート６の出力にはシフトレ
ジスタ１２の出力Ｑの信号と入力信号５との排他的論理
和、つまり入力信号５の自乗演算結果が発生する。

第３図は上記の自乗演算器１３をスペクトラム拡散方式
における受信装置に使用した場合の構成を示す。バンド
パスフィルタ１を通過した受信スペクトラム拡散信号は
、電圧比較器１４を介して２値化され、２値化された信
号が自乗演算器１３の入力に供給される。自乗演算器１
３では入力されたスペクトラム拡散信号を自乗演算し、
スペクトラム拡散信号の元の搬送波周波数ｆ。に対して
２ｆｏにピークを有する逆拡散信号を出力する。この自
乗演算器１３の出力信号は、バンドパスフィルタ３を介
して２　ｆ　ｏ以外の不要周波数成分を除去し、検波手
段４によって復調データ出力を得るものである。

この自乗演算器Ｉ３はアナログ乗算器２の場合のような
外付は部品が不要であり、バイアス調整も不要である。

さらにＥｘ・ＯＲゲート６やシフトレジスタ１２は極め
て少ないゲート数で、しかもデジタル集積回路化できる
。また、遅延手段８を発振器１１とシフトレジスタ１２
によらずに、コンデンサとコイルと抵抗器などの少量の
受動素子で実現して、これらの受動素子を集積回路の内
部に組み込むことも可能である。

したがって回路規模の小型化を実現でき、生産性も向上
する。

発明の効果 以上のように本発明によれば、デジタル変換された入力
信号と遅延手段において前記入力信号に含まれる最高周
波数成分を半周期ほど遅らせた信号との排他的論理和を
、演算手段で演算して、前記演算手段の出力信号を自乗
演算出力としたため、集積回路化が可能で、外付は部品
を不要にすることもでき、アナログ乗算器に見られたよ
うなバイアス調整も必要ないため、回路の小規模化、生
産性の向上を実現することができるものである。

【図面の簡単な説明】

第１図は本発明の自乗演算器の構成図、第２図は同装置
の一実施例の構成図、第３図は同装置を使用した受信装
置の構成図、第４図は発明が解決しようとする問題点を
説明するための受信装置の構成図である。 ５・・・入力信号、６・・・Ｅｘ・ＯＲゲート〔演算手
段〕８・・・遅延手段、１１・・・発振器、１２・・・
シフトレジスタ、１３・・・自乗演算器。

Claims (1)

【特許請求の範囲】
1. １、デジタル変換された入力信号に含まれる最高周波数
   成分を半周期ほど遅らせて出力する遅延手段と、デジタ
   ル変換された前記入力信号と前記遅延手段の出力信号と
   の排他的論理和を演算する演算手段とを設け、前記演算
   手段の出力信号を前記入力信号の自乗演算出力とした自
   乗演算器。