JPH02152255A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPH02152255A JPH02152255A JP63306470A JP30647088A JPH02152255A JP H02152255 A JPH02152255 A JP H02152255A JP 63306470 A JP63306470 A JP 63306470A JP 30647088 A JP30647088 A JP 30647088A JP H02152255 A JPH02152255 A JP H02152255A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- film
- nitride film
- deposited
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路における多層配線の形成方法
に関するものである。
に関するものである。
従来の技術
従来の技術による多層配線の形成方法による２層アルミ
配線工程概略を大４図（ａ）〜（ｆ）を用いて説明する
。まず、第４図（ａ）は半導体素子の形成されたシリコ
ン基板４１上に絶縁膜４２が形成されその上に第１のア
ルミ配線４３が形成されている。
配線工程概略を大４図（ａ）〜（ｆ）を用いて説明する
。まず、第４図（ａ）は半導体素子の形成されたシリコ
ン基板４１上に絶縁膜４２が形成されその上に第１のア
ルミ配線４３が形成されている。
次に、層間絶縁膜として、シリコン酸化膜４４を堆積す
る（第４図（ｂ）参照）。
る（第４図（ｂ）参照）。
この状態において第２層目のアルミ配線を形成すると第
２層目の断線や短絡が生じるため層間絶縁膜の平坦化が
必要になる。そこで、レジスト４５を塗布し、（第４図
（（２）参照）、シリコン酸化膜４４とレジスト４５の
エツチング速度がほぼ等しくなる条件において第１のア
ルミ配線４３が露出する直前あるいは露出するまでエッ
チバックする（第４図（ｄ）参照）。残存するレジスト
４５を除去した後、シリコン酸化膜４６を層間絶縁膜と
して堆積しく第４図（ｅ）参照）、スルーホール４７を
開口し第２のアルミ配線４８を形成して２層アルミ配線
が形成される（第４図（ｆ）参照）。
２層目の断線や短絡が生じるため層間絶縁膜の平坦化が
必要になる。そこで、レジスト４５を塗布し、（第４図
（（２）参照）、シリコン酸化膜４４とレジスト４５の
エツチング速度がほぼ等しくなる条件において第１のア
ルミ配線４３が露出する直前あるいは露出するまでエッ
チバックする（第４図（ｄ）参照）。残存するレジスト
４５を除去した後、シリコン酸化膜４６を層間絶縁膜と
して堆積しく第４図（ｅ）参照）、スルーホール４７を
開口し第２のアルミ配線４８を形成して２層アルミ配線
が形成される（第４図（ｆ）参照）。
以上述べた方法では、第１層アルミ配線間が比較的大で
あるときは第４図（ｆ）の様に層間絶縁膜に間隙は生じ
ないが、第４図（ｇ）の様に第１層アルミ配線間隔が小
さくなると、シリコン酸化膜４４の堆積がオーバーハン
グする様になり、前記した方法のように行うと第４図（
〜に示すようにアルミ配線間に間隙４９が生じてしまう
。このときは、第４図（ｉ）に示すようにアルミ配線４
３の上部が完全に露出されるまでエッチバックを行い、
シリコン酸化膜４６を堆積すれば、第４図Ｕ）のように
間隙が生じるのを防ぐことが出来る。このような従来技
術の例としては、特開昭５８−１９７８５２号公報があ
げられる。
あるときは第４図（ｆ）の様に層間絶縁膜に間隙は生じ
ないが、第４図（ｇ）の様に第１層アルミ配線間隔が小
さくなると、シリコン酸化膜４４の堆積がオーバーハン
グする様になり、前記した方法のように行うと第４図（
〜に示すようにアルミ配線間に間隙４９が生じてしまう
。このときは、第４図（ｉ）に示すようにアルミ配線４
３の上部が完全に露出されるまでエッチバックを行い、
シリコン酸化膜４６を堆積すれば、第４図Ｕ）のように
間隙が生じるのを防ぐことが出来る。このような従来技
術の例としては、特開昭５８−１９７８５２号公報があ
げられる。
発明が解決しようとする課題
しかしながら、従来技術による多層配線の形成法では、
レジストとシリコン酸化膜のエッチバックの際に第１層
のアルミ配線が露出すると、アルミ配線がエッチバック
中にプラズマに曝されるため、イオン照射などのためダ
メージを受けて断線が生じたり信頼性が低下するという
問題点があった。特に、アルミ配線が微細になり、アル
ミ配線上部を露出するような第４図（ｉ）のような場合
には大きな問題であった。また、アルミ配線の露出を避
けるため、アルミ配線が露出する前にエツチングを終了
することは、レジストの膜厚やシリコン酸化膜の膜厚、
レジストやシリコン酸化膜のエツチング速度を正確にコ
ントロールする必要があるが、この全てを管理するのは
困難であるため、制御性が悪く、このためにアルミ配線
上に残す膜厚が毎回ばらつき、最終的な層間絶縁膜の膜
厚の制御が難しいという問題点も・あった。
レジストとシリコン酸化膜のエッチバックの際に第１層
のアルミ配線が露出すると、アルミ配線がエッチバック
中にプラズマに曝されるため、イオン照射などのためダ
メージを受けて断線が生じたり信頼性が低下するという
問題点があった。特に、アルミ配線が微細になり、アル
ミ配線上部を露出するような第４図（ｉ）のような場合
には大きな問題であった。また、アルミ配線の露出を避
けるため、アルミ配線が露出する前にエツチングを終了
することは、レジストの膜厚やシリコン酸化膜の膜厚、
レジストやシリコン酸化膜のエツチング速度を正確にコ
ントロールする必要があるが、この全てを管理するのは
困難であるため、制御性が悪く、このためにアルミ配線
上に残す膜厚が毎回ばらつき、最終的な層間絶縁膜の膜
厚の制御が難しいという問題点も・あった。
本発明は、上記のような問題点を防止して、微細な多層
配線を形成することを目的とする。
配線を形成することを目的とする。
課題を解決するための手段
本発明においては、上記に示した問題点を解決するため
、下層配線形成後にシリコン窒化膜を堆積するか、ある
いは下層配線となる金属膜堆積後その上にシリコン窒化
膜を堆積し、金属膜とシリコン窒化膜をパターン形成し
て下層配線上にシリコン窒化膜を形成しておくものであ
る。さらに、下層配線上のシリコン窒化膜の露出後のエ
ッチバックは、シリコン酸化膜のエツチング速度がシリ
コン窒化膜のエツチング速度より大となる条件で続ける
ものである。
、下層配線形成後にシリコン窒化膜を堆積するか、ある
いは下層配線となる金属膜堆積後その上にシリコン窒化
膜を堆積し、金属膜とシリコン窒化膜をパターン形成し
て下層配線上にシリコン窒化膜を形成しておくものであ
る。さらに、下層配線上のシリコン窒化膜の露出後のエ
ッチバックは、シリコン酸化膜のエツチング速度がシリ
コン窒化膜のエツチング速度より大となる条件で続ける
ものである。
作 用
本発明は、上記した構成により、下層配線上のシリコン
窒化膜が露出後のシリコン窒化膜のエツチング状況をモ
ニターすることにより、エッチバックの終了やエッチバ
ック条件の変更点がわがるため制御側が良くなり、下層
配線上の膜厚のばらつきを抑えることが出来る。また、
エッチバックの際にシリコン窒化膜が露出後にエッチバ
ック条件を変えることにより、エッチバック中にシリコ
ン窒化膜が下層配線上に存在するため、下層配線がプラ
ズマに曝されるのを防ぐことが出来、下層配線にイオン
の照射等によるダメージを与えることがなく断線を防止
しかつ配線の信頼性を向上させることが出来る。
窒化膜が露出後のシリコン窒化膜のエツチング状況をモ
ニターすることにより、エッチバックの終了やエッチバ
ック条件の変更点がわがるため制御側が良くなり、下層
配線上の膜厚のばらつきを抑えることが出来る。また、
エッチバックの際にシリコン窒化膜が露出後にエッチバ
ック条件を変えることにより、エッチバック中にシリコ
ン窒化膜が下層配線上に存在するため、下層配線がプラ
ズマに曝されるのを防ぐことが出来、下層配線にイオン
の照射等によるダメージを与えることがなく断線を防止
しかつ配線の信頼性を向上させることが出来る。
実施例
第１図（ａ）〜（ｅ）に本発明の多層配線形成方法の第
１の実施例として、２層アルミ配線に適用した場合の工
程断面図を示す。まず、半導体素子の形成されたシリコ
ン基板１１上に絶縁膜１２が形成されその上に第１のア
ルミ配線１３が形成されているところに、プラズマＣＶ
Ｄ法によるシリコン窒化膜（以下プラズマＣＶＤ法によ
るシリコン窒化膜をｐ−３ｉＮと略記する）１４を薄い
膜厚で例えば、５０ｎｍ堆積し、さらにプラズマＣＶＤ
法によるシリコン酸化膜（以下プラズマＣＶＤ法による
シリコン酸化膜をｐ−８ｉ０２と略記する）１５を堆積
し、レジスト１６を塗布する（第１図（ａ）参照）。次
にｐ−８ｉＯ□１５とレジスト１６のエツチング速度が
ほぼ等しくなる条件において第１のアルミ配線１３上の
ｐ−３ｉＮ１４が露出するまでエッチバックする（第１
図（ｂ）参照）。このｐ−３ｉＮ１４の露出の検出は、
例えばプラズマの発光を分光して、６７４ ｎｍの窒素
の発光をモニターすることにより行うことが出来、例え
ば、その発光強度が立ち上がり始めるところ、あるいは
発光強度が飽和するところをエッチバックの終了点とす
れば良い。この後、残存するレジスト１６を除去した後
、ｐ−３ｉＯ，，１７を層間絶縁膜として堆積しく第１
図（（２）参照）、スルーホール１８を開口し第２のア
ルミ配線１９を形成して２層アルミ配線が形成される（
第１図（ｃｌ）参照）。
１の実施例として、２層アルミ配線に適用した場合の工
程断面図を示す。まず、半導体素子の形成されたシリコ
ン基板１１上に絶縁膜１２が形成されその上に第１のア
ルミ配線１３が形成されているところに、プラズマＣＶ
Ｄ法によるシリコン窒化膜（以下プラズマＣＶＤ法によ
るシリコン窒化膜をｐ−３ｉＮと略記する）１４を薄い
膜厚で例えば、５０ｎｍ堆積し、さらにプラズマＣＶＤ
法によるシリコン酸化膜（以下プラズマＣＶＤ法による
シリコン酸化膜をｐ−８ｉ０２と略記する）１５を堆積
し、レジスト１６を塗布する（第１図（ａ）参照）。次
にｐ−８ｉＯ□１５とレジスト１６のエツチング速度が
ほぼ等しくなる条件において第１のアルミ配線１３上の
ｐ−３ｉＮ１４が露出するまでエッチバックする（第１
図（ｂ）参照）。このｐ−３ｉＮ１４の露出の検出は、
例えばプラズマの発光を分光して、６７４ ｎｍの窒素
の発光をモニターすることにより行うことが出来、例え
ば、その発光強度が立ち上がり始めるところ、あるいは
発光強度が飽和するところをエッチバックの終了点とす
れば良い。この後、残存するレジスト１６を除去した後
、ｐ−３ｉＯ，，１７を層間絶縁膜として堆積しく第１
図（（２）参照）、スルーホール１８を開口し第２のア
ルミ配線１９を形成して２層アルミ配線が形成される（
第１図（ｃｌ）参照）。
なお、本実施例では第１のアルミ配線１３上のｐ−３ｉ
Ｎ１４の露出により、エッチバックを終了したが、アル
ミ配線１３上のｐ−８ｉＮ１４を除去したところでエッ
チバックを終了しても良く、このときは窒素の発光強度
が減少し始めるところあるいは減少後に飽和したところ
を終了点とすれば良い。また、このエッチバックの終了
は、ｐ−８ｉＮ１４の露出後や除去後である必要はない
が、層間膜厚の制御の点からは、露出後がｐ−８ｉＮ１
４の堆積膜厚とｐ−３ｉ○２１７の堆積膜厚の和、除去
後がｐ Ｓ ｔ ０２１７の堆積膜厚となるため都合
がよい。また、このときのエッチバックの条件としては
、シリコン酸化膜のエッチバック速度がレジストの０．
８〜１．２倍が適切であるが、シリコン窒化膜のエツチ
ング速度に関しては任意でよいが、エッチバックの終了
を下層配線上のシリコン窒化膜の露出で行うときは相対
的に小さく、除去で行うときは相対的に大きい方が望ま
しい。
Ｎ１４の露出により、エッチバックを終了したが、アル
ミ配線１３上のｐ−８ｉＮ１４を除去したところでエッ
チバックを終了しても良く、このときは窒素の発光強度
が減少し始めるところあるいは減少後に飽和したところ
を終了点とすれば良い。また、このエッチバックの終了
は、ｐ−８ｉＮ１４の露出後や除去後である必要はない
が、層間膜厚の制御の点からは、露出後がｐ−８ｉＮ１
４の堆積膜厚とｐ−３ｉ○２１７の堆積膜厚の和、除去
後がｐ Ｓ ｔ ０２１７の堆積膜厚となるため都合
がよい。また、このときのエッチバックの条件としては
、シリコン酸化膜のエッチバック速度がレジストの０．
８〜１．２倍が適切であるが、シリコン窒化膜のエツチ
ング速度に関しては任意でよいが、エッチバックの終了
を下層配線上のシリコン窒化膜の露出で行うときは相対
的に小さく、除去で行うときは相対的に大きい方が望ま
しい。
また、第１図（（２）に示す平坦度では第２のアルミ配
＆１１１９を形成すると断線や短絡の発生する恐れのあ
る場合は、ｐ−８ｆ０２１７の膜厚を層間絶縁膜として
予定する膜厚より厚く堆積し、レジストを塗布して、ｐ
−８ｉＯ２１７とレジストのエツチング速度がほぼ等し
くなる条件においてｐ−３ｉＯ２１７を予定する膜厚ま
でエッチバックすれば第１図（ｅ）に示すような良好な
平坦性が得られる。
＆１１１９を形成すると断線や短絡の発生する恐れのあ
る場合は、ｐ−８ｆ０２１７の膜厚を層間絶縁膜として
予定する膜厚より厚く堆積し、レジストを塗布して、ｐ
−８ｉＯ２１７とレジストのエツチング速度がほぼ等し
くなる条件においてｐ−３ｉＯ２１７を予定する膜厚ま
でエッチバックすれば第１図（ｅ）に示すような良好な
平坦性が得られる。
この後スルーホール１８を開口し第２のアルミ配線１９
を形成すれば、断線や短絡のない２層アルミ配線が得ら
れる。
を形成すれば、断線や短絡のない２層アルミ配線が得ら
れる。
第２図（ａ）〜（ｅ）に本発明の多層配線形成方法の第
２の実施例として２層アルミ配線に適用した場合の工程
断面図を示す。まず、半導体素子の形成されたシリコン
基板２１上に絶縁膜２２が形成されその上に第１の実施
例より微細な配線幅で配線間隔の小さい第１のアルミ配
線２３が形成されているところに、ｐ−５ｉＮ２４を例
えば、１５０ｎｍ堆積し、さらにｐ Ｓ ｉＯ２２５
を堆積し、レジスト２６を塗布する（第２図（ａ）参照
）。次に、ｐ Ｓ １０２２５とレジスト２６のエツ
チング速度がほぼ等しくなる条件において、第１のアル
ミ配線２３上のｐ−８ｉＮ２４が露出するまでエッチバ
ックする（第２図（ｂ）参照）。
２の実施例として２層アルミ配線に適用した場合の工程
断面図を示す。まず、半導体素子の形成されたシリコン
基板２１上に絶縁膜２２が形成されその上に第１の実施
例より微細な配線幅で配線間隔の小さい第１のアルミ配
線２３が形成されているところに、ｐ−５ｉＮ２４を例
えば、１５０ｎｍ堆積し、さらにｐ Ｓ ｉＯ２２５
を堆積し、レジスト２６を塗布する（第２図（ａ）参照
）。次に、ｐ Ｓ １０２２５とレジスト２６のエツ
チング速度がほぼ等しくなる条件において、第１のアル
ミ配線２３上のｐ−８ｉＮ２４が露出するまでエッチバ
ックする（第２図（ｂ）参照）。
この後、ｐＳｉｏ２２５のエツチング速度がｐ−８ｉＮ
２４のエツチング速度より大となる条件において、アル
ミ配置１１１２３が露出しない範囲でエッチバックを行
う（第２図（（２）参照）。このエッチバック条件の変
更時期は、アルミ配線２３上のｐ−３ｉＮ２４の露出に
より容易にわかるので、例えば前記第１の実施例におい
てｐ−３ｆＮ１４の露出を検知したのと同様な方法を用
いれば良い。次に、残存するレジスト２６を除去した後
、ｐ−３ｉ０２２７を眉間絶縁膜として堆積しく第２図
（ｄ）参照）、スルーホール２８を開口し第２のアルミ
配線２９を形成して２層アルミ配線が形成される（第２
図（ｅ）参照）。
２４のエツチング速度より大となる条件において、アル
ミ配置１１１２３が露出しない範囲でエッチバックを行
う（第２図（（２）参照）。このエッチバック条件の変
更時期は、アルミ配線２３上のｐ−３ｉＮ２４の露出に
より容易にわかるので、例えば前記第１の実施例におい
てｐ−３ｆＮ１４の露出を検知したのと同様な方法を用
いれば良い。次に、残存するレジスト２６を除去した後
、ｐ−３ｉ０２２７を眉間絶縁膜として堆積しく第２図
（ｄ）参照）、スルーホール２８を開口し第２のアルミ
配線２９を形成して２層アルミ配線が形成される（第２
図（ｅ）参照）。
なお、本実施例ではエッチバック条件の変更後、第１の
アルミ配線２３が露出しない範囲で、エッチバックを終
了したが、アルミ配線２３上のｐ−８ｉＮ２４を除去し
たところでエッチバックを終了しても良い。このＰ−８
ｉＮ２４の除去の検知は、前記第１の実施例においてｐ
−３ｉＮ１４の除去の検知に用いたのと同様な方法を用
いれば良い。下層配線上のシリコン窒化膜の露出前のエ
ッチバック条件に関しては、前記第１の実施例において
記したエッチバック条件と同様であるが、シリコン窒化
膜のエツチング速度は相対的に小さい方が望ましい。
アルミ配線２３が露出しない範囲で、エッチバックを終
了したが、アルミ配線２３上のｐ−８ｉＮ２４を除去し
たところでエッチバックを終了しても良い。このＰ−８
ｉＮ２４の除去の検知は、前記第１の実施例においてｐ
−３ｉＮ１４の除去の検知に用いたのと同様な方法を用
いれば良い。下層配線上のシリコン窒化膜の露出前のエ
ッチバック条件に関しては、前記第１の実施例において
記したエッチバック条件と同様であるが、シリコン窒化
膜のエツチング速度は相対的に小さい方が望ましい。
シリコン窒化膜の露出後のエッチバック条件としては、
シリコン酸化膜のエツチング速度がシリコン窒化膜のエ
ツチング速度の１．５から４倍程度が望ましく、レジス
トのエツチング速度に関しては任意でよい。また、第２
図（ｄ）に示す平坦度では第２のアルミ配線２９を形成
すると断線や短絡の発生する恐れのある場合は、前記し
た第１の実施例と同様にｐ−８ｉＯ２２７を厚く堆積後
、レジストを塗布して、エッチバックして平坦性を増せ
ば良い。
シリコン酸化膜のエツチング速度がシリコン窒化膜のエ
ツチング速度の１．５から４倍程度が望ましく、レジス
トのエツチング速度に関しては任意でよい。また、第２
図（ｄ）に示す平坦度では第２のアルミ配線２９を形成
すると断線や短絡の発生する恐れのある場合は、前記し
た第１の実施例と同様にｐ−８ｉＯ２２７を厚く堆積後
、レジストを塗布して、エッチバックして平坦性を増せ
ば良い。
以上に述べた第１及び第２の実施例においては、アルミ
配線形成後にｐ−３ｉＮを堆積し、アルミ配線上にｐ−
８ｉＮを形成しているが、以下に示す工程をとることも
可能である。すなわち第３図（ａ）に示すように半導体
素子の形成されたシリコン基板３１上に絶Ｍ８３２が形
成されたところに、アルミ膜３３を堆積し続けて、ｐ−
３ｉＮ３４を堆積して、配線パターンのレジスト３５を
形成する。次に、このレジスト３５をマスクとしてアル
ミ膜３３及びｐ−５ｉＮ３４をドライエツチングして、
レジスト３５を除去すると第３図（ｂ）に示すようにア
ルミ配線３６上にだけｐ−３ｉＮ３４が形成された状態
を形成することができ、この後、前記した第１及び第２
の実施例と同様にして多層配線を形成することが出来る
。
配線形成後にｐ−３ｉＮを堆積し、アルミ配線上にｐ−
８ｉＮを形成しているが、以下に示す工程をとることも
可能である。すなわち第３図（ａ）に示すように半導体
素子の形成されたシリコン基板３１上に絶Ｍ８３２が形
成されたところに、アルミ膜３３を堆積し続けて、ｐ−
３ｉＮ３４を堆積して、配線パターンのレジスト３５を
形成する。次に、このレジスト３５をマスクとしてアル
ミ膜３３及びｐ−５ｉＮ３４をドライエツチングして、
レジスト３５を除去すると第３図（ｂ）に示すようにア
ルミ配線３６上にだけｐ−３ｉＮ３４が形成された状態
を形成することができ、この後、前記した第１及び第２
の実施例と同様にして多層配線を形成することが出来る
。
なお、以上に述べた実施例中においては、シリコン酸化
膜として、プラズマＣＶＤ法によるシリコン酸化膜を用
いたが、他の方法により形成したシリコン酸化膜例えば
、光ＣＶＤ法やＴＥ０１（ｔｅｔｒａｅｔｈｌｏｒｔｈ
ｏｓ ｉ Ｉ １ｃａｔｅ）を用いたシリコン酸化膜や
不純物としてリンやホウ素を含むシリコン酸化膜でも良
い。また、１回目に堆積するシリコン酸化膜と２回目に
堆積するシリコン酸化膜の種類は異なっても良い。シリ
コン窒化膜としてはプラズマＣＶＤ法によるものを用い
たが、光ＣＶＤ法や減圧ＣＶＤ法によるシリコン窒化膜
等でも良い。配線を形成する金属膜として、アルミを用
いたが、シリコンや銅などを含むアルミ合金でも良く、
タングステンなどの高融点金属やタングステンシリサイ
ドやチタンシリサイドなどのシリサイド、多結晶シリコ
ンなど、及びこれらの積層膜でも良い。
膜として、プラズマＣＶＤ法によるシリコン酸化膜を用
いたが、他の方法により形成したシリコン酸化膜例えば
、光ＣＶＤ法やＴＥ０１（ｔｅｔｒａｅｔｈｌｏｒｔｈ
ｏｓ ｉ Ｉ １ｃａｔｅ）を用いたシリコン酸化膜や
不純物としてリンやホウ素を含むシリコン酸化膜でも良
い。また、１回目に堆積するシリコン酸化膜と２回目に
堆積するシリコン酸化膜の種類は異なっても良い。シリ
コン窒化膜としてはプラズマＣＶＤ法によるものを用い
たが、光ＣＶＤ法や減圧ＣＶＤ法によるシリコン窒化膜
等でも良い。配線を形成する金属膜として、アルミを用
いたが、シリコンや銅などを含むアルミ合金でも良く、
タングステンなどの高融点金属やタングステンシリサイ
ドやチタンシリサイドなどのシリサイド、多結晶シリコ
ンなど、及びこれらの積層膜でも良い。
また、シリコン酸化膜とレジストのエッチバックの際に
使用するレジストの代わりに、回転塗布により平坦に形
成される有機樹脂膜、例えばポリイミド膜などを用いて
も良い。
使用するレジストの代わりに、回転塗布により平坦に形
成される有機樹脂膜、例えばポリイミド膜などを用いて
も良い。
発明の効果
以上示したように、本発明によれば、下層配線上のシリ
コン゛窒化膜が露出後のシリコン窒化膜のエツチング状
況を発光分光などで、モニターすることにより、エッチ
バックの終了やエッチバック条件の変更点がわかるため
制御性が良くなり、下層配線上の膜厚のばらつきを抑え
ることが出来る。また、エッチバックの際にシリコン窒
化膜が露出後にエッチバック条件を変えることにより、
エッチバック中にシリコン窒化膜が下層配線上に存在す
るため、下層配線がプラズマに曝されるのを防ぐことが
出来、下層配線にイオンの照射等によるダメージを与え
ることがな（断線を防止しかつ配線の信頼性を向上させ
ることが出来る。特に第２の実施例の方法では、かなり
微細な多層配線を配線間に間隙が生じることなく配線の
信頼性を良好に形成することが出来る。
コン゛窒化膜が露出後のシリコン窒化膜のエツチング状
況を発光分光などで、モニターすることにより、エッチ
バックの終了やエッチバック条件の変更点がわかるため
制御性が良くなり、下層配線上の膜厚のばらつきを抑え
ることが出来る。また、エッチバックの際にシリコン窒
化膜が露出後にエッチバック条件を変えることにより、
エッチバック中にシリコン窒化膜が下層配線上に存在す
るため、下層配線がプラズマに曝されるのを防ぐことが
出来、下層配線にイオンの照射等によるダメージを与え
ることがな（断線を防止しかつ配線の信頼性を向上させ
ることが出来る。特に第２の実施例の方法では、かなり
微細な多層配線を配線間に間隙が生じることなく配線の
信頼性を良好に形成することが出来る。
第１図は、本発明の第１の実施例を示す工程断面図、第
２図は、本発明の第２の実施例を示す工程断面図、第３
図は、アルミ配線上へのｐ−８ｉＮを形成するための工
程断面図、第４図は従来技術の工程断面図である。 １３．２３・・・・・・第１アルミ配線、１４．２４・
・・・・・ｐ−３ｉＮ、１５．１７，２５．２７・・・
・・・ｐ−８ｉ０２．１６．２６・・・・・・レジスト
。 代理人の氏名 弁理士 粟野重孝 ほか１各県 図 第 図 窩 図 第 図 第 図
２図は、本発明の第２の実施例を示す工程断面図、第３
図は、アルミ配線上へのｐ−８ｉＮを形成するための工
程断面図、第４図は従来技術の工程断面図である。 １３．２３・・・・・・第１アルミ配線、１４．２４・
・・・・・ｐ−３ｉＮ、１５．１７，２５．２７・・・
・・・ｐ−８ｉ０２．１６．２６・・・・・・レジスト
。 代理人の氏名 弁理士 粟野重孝 ほか１各県 図 第 図 窩 図 第 図 第 図
Claims (5)
- （１）下層配線層を形成した後シリコン窒化膜を堆積し
た基板において、シリコン酸化膜を堆積し、この後レジ
ストを塗布してから、前記シリコン酸化膜とレジストを
ほぼ同一速度でエッチバックし、前記下層配線上のシリ
コン窒化膜が露出してからエッチバックを終了し、レジ
ストを除去した後、シリコン酸化膜を堆積してから、前
記下層配線上のシリコン酸化膜とシリコン窒化膜にスル
ーホールを開口し、上層配線を形成することを特徴とす
る多層配線の形成方法。 - （２）下層配線層を形成した後シリコン窒化膜を堆積し
た基板において、シリコン酸化膜を堆積し、この後レジ
ストを塗布してから、前記シリコン酸化膜とレジストを
ほぼ同一速度となる条件でエッチバックし、前記下層配
線上のシリコン窒化膜が露出してから、シリコン酸化膜
のエッチング速度がシリコン窒化膜のエッチング速度よ
り大となる条件でエッチバックを下層配線上のシリコン
窒化膜が除去されない範囲で続けた後、レジストを除去
し、シリコン酸化膜を堆積してから、前記下層配線上の
シリコン酸化膜とシリコン窒化膜にスルーホールを開口
し、上層配線を形成することを特徴とする多層配線の形
成方法。 - （３）シリコン窒化膜が露出後のエッチバックを下層配
線上のシリコン窒化膜が除去されたところで終了するこ
とを特徴とする請求項２に記載の多層配線の形成方法 - （４）下層配線層を形成した後シリコン窒化膜を堆積し
た基板でなく、下層配線を形成する金属膜を堆積後シリ
コン窒化膜を堆積し、前記金属膜とシリコン窒化膜をパ
ターン形成して、下層配線上にのみシリコン窒化膜を形
成した基板を用いることを特徴とする請求項１ないし３
のいずれかに記載の多層配線の形成方法。 - （５）シリコン窒化膜上に形成したシリコン酸化膜とエ
ッチバックする際のレジストの代わりにポリイミド膜を
塗布して使用することを特徴とする請求項１ないし４の
いずれかに記載の多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306470A JPH02152255A (ja) | 1988-12-02 | 1988-12-02 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306470A JPH02152255A (ja) | 1988-12-02 | 1988-12-02 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02152255A true JPH02152255A (ja) | 1990-06-12 |
Family
ID=17957401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63306470A Pending JPH02152255A (ja) | 1988-12-02 | 1988-12-02 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02152255A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181209A (ja) * | 1992-12-15 | 1994-06-28 | Nec Corp | 半導体装置の製造方法 |
| KR100248572B1 (ko) * | 1994-06-06 | 2000-03-15 | 마찌다 가쯔히꼬 | 반도체장치 및 그제조방법 |
-
1988
- 1988-12-02 JP JP63306470A patent/JPH02152255A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181209A (ja) * | 1992-12-15 | 1994-06-28 | Nec Corp | 半導体装置の製造方法 |
| KR100248572B1 (ko) * | 1994-06-06 | 2000-03-15 | 마찌다 가쯔히꼬 | 반도체장치 및 그제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0146038A2 (en) | Planarization of multi-level interconnected metallization system | |
| JPH04359518A (ja) | 半導体装置の製造方法 | |
| JPS5982746A (ja) | 半導体装置の電極配線方法 | |
| JPH0732153B2 (ja) | 金属層を相互接続する方法 | |
| JPS59208859A (ja) | 半導体ウエハおよびその製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH0563940B2 (ja) | ||
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JPH02152255A (ja) | 多層配線の形成方法 | |
| JPH10172969A (ja) | 半導体装置の製造方法 | |
| JPH09219450A (ja) | 半導体装置の製造方法 | |
| JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
| JP3064575B2 (ja) | 多層配線形成法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| KR100230733B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JP3312445B2 (ja) | 半導体装置の配線形成方法、及び、半導体装置における配線 | |
| JPH02166737A (ja) | 層間絶縁膜の形成方法 | |
| KR100396687B1 (ko) | 반도채장치의금속배선형성방법 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPS61242018A (ja) | 半導体装置の製造方法 | |
| JPH065597A (ja) | 半導体装置の製造方法 | |
| KR100365767B1 (ko) | 반도체장치의콘택홀형성방법 |