JPH0215357A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサやマイクロコンピュータの
ようなデータ処理装置さらにはそれにおける動作クロッ
ク信号の切換制御技術に関し、例えばマルチプロセッサ
システムを構成するプロセッサやマイクロコンピュータ
に適用して有効な技術に関するものである。

〔従来技術〕

複数個のプロセッサがシステムバスを共有するマルチプ
ロセッサシステムにおいて、メモリや入出力回路などの
共有資源はシステムバスに結合される。このようなシス
テムでこれらプロセッサに独立した処理を行わせるとき
に、共有資源をアクセスしようとするプロセッサは、バ
ス権を獲得してシステムバスのバスサイクルを起動する
。このシステムバスのバスサイクルは各プロセッサに共
通の動作クロック信号即ちシステムクロック信号に同期
動作させることがシステム構成を簡素化する上において
望ましい。システムクロック信号に同期動作させること
ができない場合には、プロセッサの動作クロック信号周
波数に応じてウェー１−ステートを挿入する回路などが
個別的に必要とされる。

ところで、プロセッサとしては中央処理装置のほかにタ
イマやメモリさらにはシリアル入出力回路などを内蔵す
るものがある。斯るプロセッサにおけるシリアル入出力
回路に着目すると、このシリアル入出力回路の最大ボー
レートはプロセッサの動作クロック信号周波数によって
決定される。

従来のプロセッサにおける動作クロック信号は、内蔵発
振回路による発振出力又は外部から供給されるクロック
信号の何れか一方の利用だけに限定されるようになって
いた。例えば１９８４年３月株式会社日立製作所発行の
ｒＩ（Ｄ６４１８０ユーザーズマニュアルＪ　Ｐ１０４
〜Ｐ１０６に記載されるように、ＥＸＴＡＬ端子とＸＴ
ＡＬ端子に振動子を結合する場合にはその振動子の周波
数に規定された周波数の動作クロック信号が得られる。

また、ＸＴＡＬ端子をオーブンニし、ＥＸＴＡＬ端子に
外部クロック信号を供給すると、当該クロック周波数に
規定される周波数の動作クロック信号が得られる。

このため、例えばプロセッサに内蔵されているシリアル
入出力回路の最大ボーレートがシステム動作上決定され
るような場合、内蔵発振回路又は外部クロックによりそ
の周波数条件を満足する動作クロック信号を得ることが
必要になる。

このように、マルチプロセッサシステムにおいては、シ
ステムバスのバスサイクルを各プロセッサに共通のシス
テムクロック信号に同期動作させたいという要請がある
一方、個々のプロセッサに着目した場合にはシリアル入
出力回路のような内蔵機能モジュールの動作上望ましい
周波数の動作クロック信号を採用しなければならないと
いう制約を生ずることがある。

〔発明が解決しようとする課題〕

しかしながら、プロセッサの動作周波数は、内蔵発振回
路の発振出力又は外部クロック周波数の何れか一方によ
って固定的に決定されるため、マルチプロセッサシステ
ムにおいて、システムバスのバスサイクルを各プロセッ
サに共通のシステムクロック信号に同期動作させようと
すると、特定のプロセッサにおけるシリアル入出力回路
のような内蔵機能モジュールをシステム動作上望ましい
周波数で動作させることができない場合がある。

このような事態は特定プロセッサのローカルバスに結合
されているシリアル入出力回路などの動作周波数を特別
に考慮する場合にも起こり得ることである。

このため、個々のプロセッサの動作に必要とされる動作
クロック信号周波数を相違させると、マルチプロセッサ
システムに含まれる各プロセッサをシステムクロック信
号で共通に動作させることができなくなる。これにより
、個々のプロセッサにはシステムバスから共有資源をア
クセス可能にするためのウェートステート挿入回路が個
別的に必要になってシステム規模の増大を招き、さらに
はウェートステート挿入によるデータ処理の待ち時間が
増大することによりシステムのデータ処理効率が全体的
に低下してしまう。この点に関し、シリアル入出力回路
のような特定機能モジュールに対しては発振回路を備え
た新たなりロック系を特別に付加して対処することもで
きるが、これでは発振モジュールの数が増え、特に当該
シリアル入出力回路などを１つの半導体基板に含むプロ
セッサの場合にはチップ面積や外部端子の数が増大し、
さらには発振回路から出力されるプロセッサの動作クロ
ック信号、シリアル入出力回路など特定機能モジュール
の為に特別に設けた発振回路の出力クロック信号、及び
外部から供給されるクロック信号の夫々を必要に応じて
選択的に切り換え制御する構成も新たに必要になって、
全体としてその構成は著しく複雑化してしまう。

本発明の目的は、独立した複数の動作周波数を必要とす
るデータ処理装置を含むシステムを構成する場合に、当
該データ処理装置によるシステムバスのバスサイクル動
作を同期化するための構成の簡素化と、同期化のための
処理時間低減に寄与することができるデータ処理装置を
提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は１
本明細書の記述及び添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、データ処理装置の動作クロック信号を得るた
めの発振回路と、この発振回路から出力されるクロック
信号又は外部から供給されるクロック信号を選択的に動
作クロック信号として採用するためのスイッチ手段を設
けてデータ処理装置を構成するものである。

例えば、中央処理装置のほかに、動作上必要なボーレー
トなどを得るために独立に決定される周波数で動作され
るべき入出力回路などを内蔵する場合、データ処理装置
に内蔵されている入出力回路には、スイッチ手段による
クロック選択動作に拘りなく内蔵発振回路から出力され
るクロック信号を供給し、中央処理装置には上記スイッ
チ手段によって選択されるクロック信号を動作クロック
として供給可能にすることが、システムバスのバスサイ
クルを各データ処理装置に共通のクロック信号に同期動
作させたいという要請と、シリアル入出力回路のような
特定内蔵機能モジュールの動作上望ましい周波数の動作
クロック信号をも採用しなければならないという制約事
項の双方を満足する七において好適である。したがって
、斯る場合には、中央処理装置が外部に対してバスサイ
クルを起動するとき、外部から供給されるクロック信号
を中央処理装置の動作クロック信号として採用するよう
に上記スイッチ手段を切換制御するスイッチ制御手段を
設けておくことが望ましい。

そして、データ処理装置に内蔵される発振回路の出力を
システムクロック信号とする場合を考慮すると、上記ス
イッチ手段が内蔵発振回路の出力クロック信号を動作ク
ロック信号として選択することに呼応して、選択スイッ
チにより、当該クロック信号を外部に出力可能に構成す
ることができる。

〔作　用〕

」二記した手段によれば、データ処理装置が独立した周
波数で動作する必要のあるとき、スイッチ手段は発振回
路から出力される個別的な動作に適合する周波数の動作
クロックを選択するように作用し、またシステムバスの
アクセスに際してそのスイッチ手段は外部から供給され
るシステムクロック信号を動作クロックとして選択する
ように働く。データ処理装置自体の斯る動作クロック信
号選択機能により、独立した複数の動作周波数を必要と
するデータ処理装置を含むシステムにおいて、各データ
処理装置によるシステムバスのバスサイクル動作を同期
化するための構成の簡素化、並びに同期化のための特別
な処理時間を低減することを達成するものである。

〔実施例１〕 第２図には本発明の１実施例であるマイクロプロセッサ
を適用したマルチプロセッサシステムの一例が示される
。

同図に示されるマルチプロセッサシステムは、特に制限
されないが、３個のマイクロプロセッサ１〜３を含み、
夫々のマイクロプロセッサ１〜３は、システムデータバ
ス５ＤＲＵＳ、システムアドレスバス５ＡＢＵＳ、及び
図示しないシステムコントロールバスで成るシステムバ
スを共有する。

このシステムバスには、各マイクロプロセッサ１〜３が
共通に利用可能な共有資源の一例としてメモリ４やディ
スク用コントローラ５が結合されている。

本実施例のマルチプロセッサシステムにおいて、例えば
３個のマイクロプロセッサ１〜３はプログラムに従って
相互に独立した処理を行うことができ、このとき特定の
イマクロプロセッサが共有資源をアクセスするときは、
バスアービタ６を介してシステムバスに対するバス権を
獲得する。

バスアービタ６には、夫々のマイクロプロセッサ１〜３
からバスリクエスト信号ＢＲＥＱ、〜ＢＲＥＱ、が供給
され、且つ夫々のマイクロプロセッサ１〜３にパスアク
ルッジ信号ＢＡＣＫ１〜ＢＡＣＫ、を供給する。バスア
ービタ６は、特に制限されないが、バスリクエスト信号
ＢＲＥＱ工〜ＢＲＥＱ、がアサートされるタイミングの
早遅や優先順位に従って各マイクロプロセッサ１〜３か
らのシステムバス使用要求を調停する。即ち、システム
バスが開放状態にあるときには、バス権を要求するマイ
クロプロセッサに対応するパスアクルッジ信号をアサー
トしてシステムバスの使用を承認する。複数のバス使用
要求が競合するときはバス使用要求の早遅並びに各マイ
クロプロセッサ１〜３に予め割り当てられた優先順位に
従って所定１つのマイクロプロセッサにバス権を与える
。

特に制限されないが５夫々のマイクロプロセッサ１〜３
が起動するシステムバスのバスサイクルは、システムク
ロックジェネレータ２１から供給されるシステムクロッ
ク信号５ＣＬＫに同期動作されるようになっている。

第１図には上記マイクロプロセッサ１の詳細な一例が示
される。

同図に示されるマイクロプロセッサ１は、特に制限され
ないが、公知の半導体集積回路製造技術によって、シリ
コン基板のような１個の半導体基板に形成される。

このマイクロプロセッサ１は、特に制限されないが、中
央処理装置１０のほかに、調歩同期式通信用の非同期シ
リアルコミュニケーションインタフェース１１、クロッ
ク同期式シリアルＩ１０ボート１２、メモリ１３などを
内蔵し、これらの機能モジュールは、図示しないデータ
入出カバソファを介して上記システムデータバス５ＤＲ
ＵＳとインタフェースされる内部データバスＩＤＢＵＳ
や、図示しないアドレス出力バッファを介して上記シス
テムアドレスバス５ＡＢＵＳとインタフェースされる内
部アドレスバスＩＡＢＵＳに結合される。

上記中央処理装置１０は、特に制限されないが、夫々図
示しない汎用レジスタ、プログラムカウンタ、コンデイ
ションコードレジスタ、算術論理演算器などを含み、主
として図示しないプログラムメモリから順次命令を読み
込んでデータ処理を行う。

次に、上記中央処理装置１０．非同期シリアルコミュニ
ケーションインタフェース１１．及び同期式シリアルエ
／○ポート１２などの動作クロックを説明する。

マイクロプロセッサ１はクロックジェネレータ１４を内
蔵する。このクロックジェネレータ１４は、特に制限さ
れないが、外付は振動子２０の周波数を一定に分周した
動作クロックＣＬＫ□を発生する。この動作クロックＣ
ＬＫ□は上記非同期シリアルコミュニケーションインタ
フェース１１や同期式シリアルＩ１０ボート１２など所
定の内部機能モジュールに直接供給される。

中央処理装置１０には、上記動作クロックＣＬＫ工又は
クロック入出力端子１５から供給される外部クロック即
ち本実施例に従えばシステムクロック信号Ｓ　ＣＬ　Ｋ
が、クロック選択スイッチ１６のスイッチ状態に従って
択一的に供給可能にされる。このクロック選択スイッチ
１６が、内蔵クロックジェネレータ１４で形成される動
作クロックＣＬＫ、を中央処理装置１０に供給するスイ
ッチ状態を採るとき、当該動作クロックＣＬＫ、をシス
テムクロックなどとして外部に出力可能とするためのク
ロック出力選択スイッチ１７が設けられている。

上記クロック選択スイッチ１６はスイッチ制御論理１８
から出力される選択信号５ＥＬ１によって中央処理装置
１０の動作クロックを選択する。

また、上記クロック出力選択スイッチ１７はそのスイッ
チ制御論理１８から出力される選択信号５ＥＬ２によっ
てスイッチ制御される。このスイッチ制御論理１８は、
特に制限されないが、電源投入に呼応して、内蔵クロッ
クジェネレータ１４から出力される動作クロック信号Ｃ
ＬＫ工を中央処理装置１０に供給する初期状態をクロッ
ク選択スイッチ１６に指示すると共に、クロック出力選
択スイッチ１７をオフ状態とする初期状態を指示する。

このスイッチ制御論理１８にはクロック選択スイッチ１
６及びクロック出力選択スイッチ１７の動作モードを指
定するためのコントロールレジスタ１９が設けられてい
る。このコントロールレジスタ１９には、クロック選択
スイッチ１６の初期状態を、外部から供給されるクロッ
ク信号を中央処理装置１０に供給可能な状態に変更する
ことを指示するための第１コントロールビツトＣＢ１、
中央処理装置１０がシステムバスをアクセスするときに
だけ外部から供給されるクロック信号を中央処理装置１
０に供給可能とする動作モードを指示するための第２コ
ントロールビットＣＢ、、クロック出力選択スイッチ１
７を初期状態からオン状態に変更することを指示するた
めの第３コントロールビツトＣＢ３を含む。これらコン
トロールビットＣＢよ、ＣＢＺ、Ｃ８４は、特に制限さ
れないが、パワーオンリセットによって所望のビットが
ディスエーブルレベルからイネーブルレベルに設定変更
される。

スイッチ制御論理１８にはパスアクルッジ信号ＢＡＣＫ
１が供給される。スイッチ制御論理１８は、第２コント
ロールビツトＣＢ２がイネーブルレベルに設定されてい
る場合、特に制限されないが、外部から供給されるクロ
ック信号を中央処理装置１０に供給可能とするクロック
選択スイッチ１６の動作を、そのパスアクルッジ信号Ｂ
ＡＣＫ１のアサート期間に同期制御する。

なお、第２図に示されるその他のマイクロプロセッサ２
，３は、特に制限されないが、第１図に示されるマイク
ロプロセッサ１と同様に構成される。

ここで、各マイクロプロセッサ１〜３に含まれる非同期
シリアルコミュニケーションインタフェース１１や同期
式シリアルＩ１０ポート１２の最大ボーレートはこれら
に供給される動作クロック周波数によって規定される。

そこで、例えばシステム動作上、非同期シリアルコミュ
ニケーションインタフェース１１や同期式シリアルＩ１
０ポート１２の最大ボーレートがマイクロプロセッサ１
〜３毎に相違される場合を想定すると、個々に最適な最
大ボーレートを得るに足る動作クロックを内蔵クロック
ジェネレータ１４から出力可能なように１個々のマイク
ロプロセッサ１〜３毎に振動子２０を選択採用する。し
たがって、個々のマイクロプロセッサ１〜３の内部にお
いてはそのようにして採用された動作クロック信号が非
同期シリアルコミュニケーションインタフェース１１や
同期式シリアルＩ１０ボート１２に供給されるようにな
り、システム動作上それらに要求される最大ボーレート
が満足される。

一方システムバスのバスサイクルを各プロセッサ１〜３
に共通のシステムクロック信号５ＣＬＫに同期動作させ
たいという要請に対しては、各マイクロプロセッサ１〜
３のコントロールレジスタ１９において第２コントロー
ルビットＣＢ、だけをイネーブルレベルに設定する。こ
れにより、マイクロプロセッサ１〜３に内蔵されている
中央処理装置１０は、バスアクセスサイクルを起動する
場合には外部からシステムクロック信号５ＣＬＫが供給
され、それ以外は夫々のクロックジェネレータ１４から
出力される動作クロック信号ＣＬＫ１、ＣＬＫ２．ＣＬ
Ｋ３が供給される。

各マイクロプロセッサ１〜３における内蔵コントロール
レジスタ１９がパワーオンリセットによって上記のよう
に夫々設定された後にシステム動作されると、各マイク
ロプロセッサ１〜３がシステム動作の必要に応じて夫々
に内蔵する非同期シリアルコミュニケーションインタフ
ェース１１や同期式シリアルエ／○ボート１２を動作さ
せるとき、個々のマイクロプロセッサ１〜３における非
同期シリアルコミュニケーションインタフェース１１や
同期式シリアル丁１０ボー１−１２には定常的に固有の
動作クロックＣＬＫ１〜ＣＬ　Ｋ、が供給されている。

したがって、個々のマイクロプロセッサ１〜３の内部に
おける非同期シリアルコミュニケーションインタフェー
ス１１や同期式シリアルＩ１０ポート１２は、システム
動作上夫々に要求される最大ボーレートを満足して動作
する。

また、例えばマイクロプロセッサ１がシステムバスを介
してディスク用コントローラ５をアクセスする場合、パ
スアービタ６から出力されるパスアクルッジ信号ＢＡＣ
Ｋ１がアサートされて当該マイクロプロセッサ１にシス
テムバスの使用承認が与えられると、これに呼応して当
該マイクロプロセッサ１に含まれるスイッチ制御論理１
８はクロック選択スイッチ１６を切換制御して、外部か
ら供給されるシステムクロック信号５ＣＬＫを中央処理
袋［１０に供給可能にする、これにより、マイクロプロ
セッサ１の中央処理装置１０は、そのとき必要なバスサ
イクルをシステムクロック信号５ＣＬＫに同期して行う
ことができる。マイクロプロセッサ２，３がシステムバ
スのためのバスサイクルを起動する場合にも同様である
。

尚、マイクロプロセッサ１〜３の内の１つ例えばマイク
ロプロセッサ１の動作クロック信号ＣＬＫｌをシステム
クロック信号ＳＣＬとして利用し得る場合には、当該マ
イクロプロセッサ１のコン１−ロールレジスタ１９にお
いては第３コントロールビットＣＢ、だけをイネーブル
レベルに設定する。これにより、マイクロプロセッサ１
に内蔵されるグロックジェネレータ１４の出力動作クロ
ック信号ＣＬＫ工は、斯るマイクロプロセッサ１全体の
動作基準クロックとされると共に、システムクロックと
してその他のマイクロプロセッサ２゜３にも供給される
ことになる。

上記実施例によれば以下の作用効果を得るものである。

（］）夫々のマイクロプロセッサ１〜３に含まれる非同
期シリアルコミュニケーションインタフェース１１や同
期式シリアル丁１０ボーｌ−１２などには、クロック選
択スイッチ１６によるクロック選択動作に拘りなく内蔵
クロックジェネレータ１４から出力されるクロック信号
ＣＬ　Ｋ□、ＣＬＫ、。

ＣＬＫ３が供給され、中央処理装置１０には上記クロッ
ク選択スイッチ１６によって選択されるクロック信号が
動作クロック信号として供給される。

したがって、各マイクロプロセッサ１〜３がシステム動
作の必要に応じて夫々に内蔵する非同期シリアルコミュ
ニケーションインタフェース１１や同期式シリアルＩ１
０ボート１２を動作させるとき、個々のマイクロプロセ
ッサ１〜３における非同期シリアルコミュニケーション
インタフェース１１や同期式シリアルＩ１０ボート１２
には定常的に固有の動作クロックＣＬＫよ〜ＣＬＫ、が
供給されているから、個々のマイクロプロセッサ１〜３
の内部における非同期シリアルコミュニケーションイン
タフェース１１や同期式シリアルＩ１０ボート１２を、
システム動作上夫々に要求される最大ボーレートを満足
して動作させることができる。

（２）システムバスをアクセスする場合、個々のマイク
ロプロセッサ１〜３に含まれるクロック選択スイッチ１
６は、外部から供給されるシステムクロック信号５ＣＬ
Ｋを動作クロックとして中央処理装置１０に供給可能と
する。したがって、個々のマイクロプロセッサ１〜３に
よるシステムバスのバスサイクルは簡単にシステムクロ
ック信号５ＣＬＫによって同期化することができる。

（３）上記作用効果（１）、（２）より、独立した複数
の動作周波数を必要とする複数のマイクロプロセッサ１
〜３を含むシステムにおいて、個々のマイクロプロセッ
サ１〜３における内蔵クロックジェネレータ１４の発振
周波数が相違しても、マイクロプロセッサ１〜３による
共有資源のアクセスを可能とするためにウェートステー
ト挿入回路のような特別な回路が個別的に必要とされな
いから、各マイクロプロセッサによるシステムバスのバ
スサイクルを同期化するための構成を簡素化することが
できると共に、斯る同期化のためには特別な処理時間を
必要とはしない。即ち、システムバスのバスサイクルを
各マイクロプロセッサに共通のクロック信号に同期動作
させたいという要請と、シリアル入出力回路のような内
蔵機能モジュールの動作上望ましい周波数の動作クロッ
ク信号を個々のマイクロプロセッサに採用しなければな
らないという制約事項の双方を容易に満足させることが
できる。

（４）所定のマイクロプロセッサがバスサイクルを起動
するとき、外部から供給されるシステムクロック信号５
ＣＬＫを中央処理装置１０に供給可能とするようにクロ
ック選択スイッチ１６を切換え制御するとき、コントロ
ールレジスタ１９に設定される切換動作モードに従った
その切換をバス権の獲得に呼応して・行うようにすると
、その制御は比較的簡単になる。

（５）クロック選択スイッチ１６が内蔵クロックジェネ
レータ１４の出力クロック信号を動作クロック信号とし
て選択することに呼応して、クロック出力選択スイッチ
１７により、当該クロック信号を外部に出力可能に構成
しておくことにより。

特定マイクロプロセッサに内蔵される発振回路の出力を
システムクロック信号として利用可能になる。

〔実施例２〕 第４図には本発明の他の実施例であるマイクロプロセッ
サを適用したマルチプロセッサシステムの一例が示され
る。

同図に示されるマルチプロセッサシステムは、特に制限
されないが、第３図に示されるマイクロプロセッサ２５
とその他のマイクロプロセッサ２６を含む。尚、第３図
及び第４図において上記実施例と同一構成要素には同一
符号を付してその詳細な説明を省略する。

本実施例のマルチプロセッサシステムにおいて、２個の
マイクロプロセッサ２５．２６はプログラムに従って相
互に独立した処理を行うことができ、特定のマイクロプ
ロセッサが共有資源をアクセスするときのバス権調停は
、第３図に示されるように、マイクロプロセッサ２５に
内蔵されている中央処理装置２７が行う。

マイクロプロセッサ２６はバス権を要求するときバスリ
フニス１−信号Ｂ　Ｒ，Ｅ　Ｑを中央処理袋Ｗ２７アサ
ートする。このとき中央処理装置２７がシステムバスを
介して共有資源をアクセスしていない場合には、パスア
クルッジ信号ＢＡＣＫを上記マイクロプロセッサ２６に
アサートしてバス権を与える。

第３図に示される一方のマイクロプロセッサ２５は、上
記実施例のマイクロプロセッサ１〜３と同様、中央処理
装置２７のほかに、調歩同期式通信用の非同期シリアル
コミュニケーションインタフェース１１、クロック同期
式シリアルＩ１０ポート１２などを備える。上記中央処
理装置２７、非同期シリアルコミ′ユニケーションイン
タフェース１１．及び同期式シリアルＩ１０ボート１２
などの動作クロック系も上記実施例同様に構成される。

即ち、クロックジェネレータ１４から出力される動作ク
ロックＣＬ　Ｋが定常的に上記非同期シリアルコミュニ
ケーションインタフェース１１や同期式シリアルＩ１０
ボート１２など所定の内部機能モジュールに直接供給さ
れる。そして、中央処理装置２７には、上記動作クロッ
クＣＬＫ又はクロック入出力端子１５から供給されるシ
ステムクロック信号５ＣＬＫが、クロック選択スイッチ
１６のスイッチ状態に従って択一的に供給可能にされる
。

他方のマイクロプロセッサ２６は、特に制限されないが
、内蔵発振回路による発振出力又は外部から供給される
クロック信号の何れか一方によってその動作周波数が固
定的に決定される従来と同様の構成になっている。特に
、本実施例に従えば、外部から供給されるシステムクロ
ッグ信号５ＣＬＫによってその動作周波数が決定されて
いる。

ここで、マイクロプロセッサ２５に含まれる非同期シリ
アルコミュニケーションインタフェース１１や同期式シ
リアルＩ１０ボート１２の最大ボーレートはこれらに供
給される動作クロック周波数によって規定されるが、例
えばこれらの最大ボーレートをシステムクロック信号Ｓ
　ＣＬ　Ｋの周波数では得られない場合には、最適な最
大ボーレートを得るに足る動作クロックを内蔵クロック
ジェネレータ１４から出力可能なように、マイクロプロ
セッサ２５の振動子２０を選択採用する。したがって、
マイクロプロセッサ２５の内部においてはそのようにし
て採用された動作クロック信号が非同期シリアルコミュ
ニケーシミンインタフェース１１や同期式シリアルエ／
○ポート１２に供給されるようになり、システム動作上
それらに要求される最大ボーレートが満足される。

一方マイクロプロセッサ２５によるシステムバスのバス
サイクルをシステムクロック信号５ＣＬＫに同期動作さ
せたいという要請に対しては、マイクロプロセッサ２５
のコントロールレジスタ１９において第２コントロール
ビツトＣＢ２だけをイネーブルレベルに設定しておく。

これにより、マイクロプロセッサ２５に含まれるクロッ
ク選択スイッチ１６は、バスアクセスサイクルを起動す
る以外はクロックジェネレータ１４から出力される動作
クロック信号ＣＬＫを中央処理装置２７に供給にすると
共に、バスアクセスサイクルに際してシステムクロック
信号５ＣＬＫを外部から受けて中央処理装置２７に供給
とする。

したがって、マイクロプロセッサ２５における内蔵コン
トロールレジスタ１９がパワーオンリセットによって上
記のように設定変更された後にシステム動作されると、
マイクロプロセッサ２５がシステム動作の必要に応じて
非同期シリアルコミュニケーションインタフェース１１
や同期式シリアルエ／○ポート１２を動作させるとき、
マイクロプロセッサ２５における非同期シリアルコミュ
ニケーションインタフェース１１や同期式シリアル■／
○ボート１２には定常的に固有の動作クロックＣＬＫが
供給されているから、当該マイクロプロセッサ２５内部
における非同期シリアルコミュニケーションインタフェ
ース１１や同期式シリアルＩ１０ボート１２は、システ
ム動作上要求される最大ボーレートを満足して動作する
。そして、マイクロプロセッサ２５がメモリ４などの共
有資源をアクセスする場合には、当該マイクロプロセッ
サ２５に含まれるクロック選択スイッチ１６が。

システムクロック信号５ＣＬＫを動作クロックとして中
央処理装置２７に供給するから、マイクロプロセッサ２
５によるシステムバスのバスサイクルはシステムクロッ
ク信号５ＣＬＫに同期動作される。

これにより、上記実施例同様に、独立した複数・の動作
周波数を必要とするマイクロプロセッサ２５を含むマル
チプロセッサシステムにおいても、システムバスのバス
サイクルを各マイクロプロセッサに共通のクロック信号
に同期動作させたいという要請と、シリアル入出力回路
のような内蔵機能モジュールの動作上望ましい周波数の
動作クロック信号を特定のマイクロプロセッサに採用し
なければならないという制約事項の双方を容易に満足さ
せることができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。

例えば独立した複数の動作周波数を必要とするマイクロ
プロセッサとして非同期シリアルコミュニケーションイ
ンタフェースや同期式シリアルＩ１０ボートを含むマイ
クロプロセッサを一例に。

その最大ボーレートとの関係において内部発振回路の周
波数を選択する場合について説明したが、本発明はそれ
に限定されるものではなく、マイクロプロセッサは非同
期シリアルコミュニケーションインタフェースや同期式
シリアルＩ１０ポート以外の周辺回路モジュールを内蔵
するものであってもよい。

また、複数のマイクロプロセッサを含むマルチプロセッ
サシステムは、複数のマルチチップコンピユーやシング
ルチップコンピュータを含むようにしてもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマルチプロセッサシ
ステムを構成するマイクロプロセッサに適用した場合に
ついて説明したが、本発明はそれに限定されるものでは
なく、通信制御用のプロトコルプロセッサのような専用
プロセッサなどにも適用することができる。本発明は、
少なくとも動作クロックに同期してデータ処理を行う条
件のものに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、内蔵発振回路から出力されるクロック信号と
外部から供給されるクロック信号を選択的に動作クロッ
クとして任意に採用することができるから、システムバ
スのバスサイクルを各データ処理装置に共通のクロック
信号に同期させたいという要請と、内蔵機能モジュール
の動作上の制約から上記クロック信号とは異なる周波数
の動作クロック信号も必要になるという要請の双方を満
足したシステムを実現することができるという効果があ
る。この場合に、独立した複数の動作周波数を必要とす
るデータ処理装置によるシステムバスのバスサイクル動
作を同期化するためにウェートステート挿入回路などの
特別な外部回路が不要とされる結果、そのための構成の
簡素化に寄与することができ、しかも、同期化のために
特別な処理時間を要しないことからデータ処理効率が全
体的に低下する事態を防止することができるものである
。

【図面の簡単な説明】

第１図は本発明の一実施例であるマイクロプロセッサの
ブロック図、 第２図は第１図に示されるマイクロプロセッサを適用し
たマルチプロセッサシステムのブロック図、 第３図は本発明の他の実施例であるマイクロプロセッサ
のブロック図、 第４図は第３図に示されるマイクロプロセッサを適用し
たマルチプロセッサシステムのブロック図である。 １〜３・・・マイクロプロセッサ、４・・・メモリ、５
・・・ディスク用コントローラ、６・・・バスアービタ
。 ５ＣＬＫ・・・システムクロック信号、ＣＬＫ工〜ＣＬ
Ｋ３・・・動作クロック信号、ＢＲＥＱ工〜ＢＲＥＱ・
・・バスリクエスト信号、ＢＡＣＫ□〜ＢＡＣＫ。 ・・・パスアクルッジ信号、１０・・・中央処理装置、
１１・・・非同期シリアルコミュニケーションインタフ
ェース、１２・・・同期式シリアルエ／○ポート、１４
・・・クロックジェネレータ、１５・・・クロック入出
力端子、１６・・・クロック選択スイッチ、１７・・・
クロック出力選択スイッチ、１８・・・スイッチ制御論
理、１９・・・コントロールレジスタ、２０・・・振動
子、２１・・・システムクロックジェネレータ、２５゜
２６・・・マイクロプロセッサ、２７・・・中央処理装
置。 第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 １、動作クロック信号に同期してデータ処理を行うデー
   タ処理装置において、動作クロック信号を得るための発
   信回路と、この発振回路から出力されるクロック信号又
   は外部から供給されるクロック信号を選択的に動作クロ
   ック信号として採用するためのスイッチ手段を設けて成
   るものであることを特徴とするデータ処理装置。 ２、上記スイッチ手段によるクロック選択動作に拘りな
   く内蔵発振回路から出力されるクロック信号を動作クロ
   ック信号として受ける入出力回路を内蔵すると共に、上
   記スイッチ手段によって選択されるクロック信号を動作
   クロック信号として受ける中央処理装置を含んで成るも
   のであることを特徴とする特許請求の範囲第１項記載の
   データ処理装置。 ３、上記中央処理装置が外部に対してバスサイクを起動
   するとき、外部から供給されるクロック信号を中央処理
   装置の動作クロック信号として採用するようにスイッチ
   手段を切換制御可能なスイッチ制御手段を設けて成るも
   のであることを特徴とする特許請求の範囲第２項記載の
   データ処理装置。 ４、上記スイッチ手段がスイッチ制御手段の制御に基づ
   いて内蔵発振回路の出力クロック信号を動作クロック信
   号として選択することに呼応して、当該クロック信号を
   外部に出力可能とする選択スイッチを含んで成るもので
   あることを特徴とする特許請求の範囲第１項乃至第３項
   の何れか１項記載のデータ処理装置。