JPH0215632A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPH0215632A
JPH0215632A JP1085896A JP8589689A JPH0215632A JP H0215632 A JPH0215632 A JP H0215632A JP 1085896 A JP1085896 A JP 1085896A JP 8589689 A JP8589689 A JP 8589689A JP H0215632 A JPH0215632 A JP H0215632A
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
etching
metal
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1085896A
Other languages
English (en)
Other versions
JPH0779106B2 (ja
Inventor
William T Cochran
ダブリュ　ティ　コクラン
Agustin M Garcia
アグスティン　エム　ガーシャ
Graham W Hills
グラハム　ダブリュ　ヒルス
Jenn L Yeh
ジェン　エル　イェー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH0215632A publication Critical patent/JPH0215632A/ja
Publication of JPH0779106B2 publication Critical patent/JPH0779106B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/405—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their composition, e.g. multilayer masks

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分身］ 本発明は半導体集積回路および該回路で使用される金属
被覆（メタライゼーション）に関する。
［従来の技術］ 集積回路の集積度が高まるにつれて、個々のデバイスと
の電気的接合または個々のデバイス間における電気的接
合を好都合に行う問題を解決するために様々な試みがな
されている。これは集積回路製造における重大な問題で
ある。なぜなら、電気的接触および相互接続には集積回
路チップ上にスペースが必要であるばかりか、相互接続
の複雑性によりチップ上に二層以上の金属被着層を形成
させる必要があるからである。前記のスペースの点につ
いては金属被着層のサイズを最小化する必要があり、二
層以上の金属被着層の形成の点については加工上の複雑
性といった問題点が新たに生じる。
代表的な多層組立順序では、最初に誘電体層中に窓また
は道を開けて下部の基板の所定の箇所をる。従って、Ｓ
ｉウェハ、ソースおよびドレイン領域、事前相互接続な
どを含むことができる。その後、充填窓を電気的に接続
する金属ランナーを誘電体層上に形成する。これは−膜
内に、金属を一面に被着し、次いでこの被着金属をパタ
ーン付けすることにより行われる。言うまでもなく、ラ
ンナーが窓と接触するように、ランナーが適正に配置さ
れるように十分に注意しなければならない。
前記の加工順序は概念的には簡単であるが、少なくとも
次の三つの聞届が惹起するであろう。（１）金属は著し
く反射性なので、金属中にパターンを光印刷し、エツチ
ングすることは困難であり、パターン寸法がサブミクロ
ンオーダーの場合にはより一層困難になる。（２）金属
ランナーを形成した後、ランナー間に誘電体層を被着さ
せる。この誘電体層は気孔を有していてはならない。し
かし、ランナー同士は極めて接近しており、そのため、
誘電体層が利用できる隙間は減少するので、誘電体層の
被着は一層困難になる。（３）マスクからの正確なパタ
ーン転写はプレーナ表面により最も部用に得られる。ト
ポグラフはますます複雑になってきているので、フロー
またはプレーナ化による誘電体層の平滑化が必要である
。しかし、リフローに必要な温度により下部金属層の結
着性が損なわれることがあるので、リフローは必ずしも
使用可能な方法ではない。プレーナ化処理は加工を一層
複雑にする。
これらの問題点の幾つかは、トーツスらがＩＥＤＭテク
ニカル　ダイジェスト８１１〜８１３頁（カルフォルニ
ア州ロスアンジェルス、１９８６年）に開示したような
方法により避けることができる。Ｓ　ｉａ　Ｎ４−３　
ｉ０２からなる複合誘電体層をパターン付けしてトレン
チ（溝）を形成し、このトレンチ内に、シリコン移植に
より開始された核形成により金属を選択的に被着させる
。斯（して、ランナー間の空隙を充填させる問題および
複雑なトポグラフによりプレーナ誘電体層表面を得る問
題は避けられる。
誘電体層中のトレンチ内に金属を被着させる別の試みは
、ウーにより電気化学学会会報、８７−４．２３９〜２
４９頁（１９８７年）に開示されている。実験的な手順
はウーの論文の第１図および第３図に示されている。最
初の手順は、トレンチを形成し、ブランケットに金属を
被着し、ホトレジスト層を被着し、そして、このホトレ
ジスト層をエツチングし、レジストが充填された元のト
レンチの部分を残し、金属部分を再びエツチングし、エ
ツチングマークとしてレジストを用いて誘電体層表面を
露出させ、レジストを剥離して誘電体層中に嵌込まれた
金属を残置させる。二番目の手順は、不必要な金属をリ
フトオフ工程で除去するが、概念的には若干類似してい
る。
術は存在しない。
［課題を解決するための手段］ 自動調心された接点を含む金属被覆（メタライゼーショ
ン）は“リバース　ピラー（ｒｅｖｅｒｓｅ　ｐｉｌｊ
ａｒ）”法と名付けられた方法により得られることか発
見された。この方法によれば、少なくとも、第１の誘電
体層と第２の誘電体層と、該第１の誘電体層と第２の誘
電体層との間および前記第２の誘電体層の上面に第１の
エツチング停止層と第２のエツチング停止層をそれぞれ
被着し、前記第１の誘電体層と前記エツチング停止層の
所定箇所をパターン付けすることにより金属ランナー用
のトレンチを形成する。第２のエツチング停止層を用い
ることにより誘電体層の望ましからざるエツチングを防
止しながら、前記トレンチの所定箇所を更にパターン付
けし、前記第１の誘電体層中に自動調心された窓を形成
する。この窓により、下部の基板の特定箇所が露出され
る。第１のエツチング停止層は一般的に誘電体である。
次いで、前記窓には金属が充填される。
別法として、第１のパターン付け工程で使用されるエツ
チングの深さが正確にコントロールできる場合、２層の
誘電体層や中間エツチング停止層よりもむしろ１層の誘
電体層を使用することもできる。しかし、好ましい実施
例では、複数の層（−膜内に４層）が使用される。この
場合、窓およびトレンチのエツチング深さを一層正確に
コントロールするために第１のエツチング停止層が使用
される。本発明の方法では、金属はトレンチおよび窓内
に被着されるので、金属層のパターン付けは避けられる
。また、窓および金属トレンチは同時に金属で充満され
るので、いかなる界面も避けられる。
別の実施例では、第１のパターン付け工程後に金属を被
着し、そして、再びエツチングし、シールされるトレン
チの普通の幅の部分を有するトレンチのネールヘッド（
釘頭）部分内に金属側壁を残すことによりマスク無し接
点が得られる。その後、マスクとして金属側壁を使用し
、窓をエツチングする。すなわち、底部の誘電体層が接
点用に選択的に除去されるので、金属側壁はマスクとし
て機能する。
金属充填工程が自己プレーナ工程であることは当業者に
明らかである。
［実施例］ 以下、図面を参照しながら本発明を更に詳細に説明する
。
第１図は本発明によるメタライゼーションのレイアウト
とりソゲラフを示す平面図である。図示された構造は符
号１で表される複数の金属ランナーと、符号３で表され
る、下部の基板に通じる、複数の窓からなる。代表的な
集積回路では、図示されているものよりも、もっと多数
のランナーと接点が存在することは自明である。
第２図はＡ−Ａ線に沿った第１図の構造の断面図である
。図示されているのは、基板２１．３層の誘電体層２３
．２５および２７、工・ソチング停上層２９とホトレジ
スト層３１である。導電ランナー３３も示されている。
誘電体層の全体厚さはｄｔである。誘電体層２３の厚さ
はＣｔであり、誘電体層２５と２７の合計厚さはｍｔで
ある。誘電体層２５は誘電体層２３および２７に比べて
薄い。′基板”と言う用語は誘電体層の下部にある材料
を意味する。誘電体層およびエツチング停止層の材料の
選択は下記のエツチング工程に関する説明を読めば当業
者に自明となる。
ホトレジスト３１およびエツチング停止層ならびに２層
の上部誘電体層２５と２７を金属ランナー用にパターン
付けする。この処理は、所望の金属パターンによりホト
レジストをパターン付けすることにより行う。使用され
るマスクは反転パターンのマスクである。エツチング停
Ｗ層および２層の上部誘電体層のエツチングには周知の
技術が使用される。３番目、すなわち、底部の誘電体層
は２番目、すなわち、中間の誘電体層のエツチング用の
エツチング停止層として機能する。得られた構造を第３
図に示す。
次に、反転金属パターン付けのためのホトレジストを取
り除き、新たなホトレジスト層３５を堆積させ、そして
、窓用のパターンでパターン付けする。標準的なりソゲ
ラフ法を用いて窓用のパターンを画成する。ホトレジス
ト中に画成された窓は規定寸法よりも必要以上に大きい
。従って、エツチング停止層２９は次の窓のエツチング
処理時に自動調心を行う。すなわち、層２９は下部の誘
電体材料のエツチングを防止し、それにより自動調心さ
れた窓を形成する。誘電体層２３をエツチングし、下部
の基板の特定箇所を露出させる。反転金属エツチング処
理中に露出された箇所だけがエツチングされ、電気的接
点を形成する。得られた構造を第４図に示す。エツチン
グ停止層（すなわち、層２９）は、誘電体層のエツチン
グ処理によってエツチングされないので、窓パターンの
過大部分のエツチングを停止させることは明らかである
。しかし、反転金属パターン付けにより誘電体層２３の
部分が露出されたので、この層もエツチングされ、基板
部分が露出される。
接点用ホトレジストを除去し、常法により陥凹部に金属
３７を充填する。得られた構造を第５図に示す。
数種類の方法により、金属被覆（メタライゼーション）
を被着させることができる。例えば、アルミニューム金
属被覆にはスパッタリング法を使用できる。タングステ
ンまたはその他の超耐熱金属は、化学的気相成長法によ
り、選択的に、または−面に、蒸着することができる。
選択的蒸着により、トレンチまたは窓の適当な活性化後
に、これらの箇所にだけ金属を存在させることができる
。
非選択的蒸着の場合は、誘電体層の表面から材料を除去
するのに均一な再エツチングが必要である。
エツチング停止層は金属の充填前または充填後に除去す
ることができる。エツチング停止層が非導電性であれば
、除去する必要はなく、次のレベルの金属被覆のための
エツチング停止層として使用することもできる。
言うまでもなく、前記の方法は別のレベルの相互接続を
得るために繰り返すこともできる。
第１および第３の誘電体層は第２の誘電体層に対してエ
ツチング選択性ををし、同じ材料で構成することもでき
る。エツチング停止層２９および中間誘電体層２５の双
方とも層２３および層２９（すなわち、第１および第２
の誘電体層）に対して高いエツチング選択性を有する。
エツチング停止層２５と２９は第１および第３の誘電体
層に対して一般的に極めて薄い。前記の代表的な方法で
は、トレンチ用の反転金属パターンは最上部のエツチン
グ停止層と上部２層の誘電体層（すなわち、誘電体層２
５と２７）をエツチングすることにより形成される。代
表的な誘電体層は酸化物または窒化物である。エツチン
グ条件は２層について変化させる必要がある。窓のパタ
ーン付けが行われ、そして、誘電体層２３がエツチング
されると、窓用の基板部分が露出される。その後、前記
のようにして金属を被着させる。
当業者に明らかなように、反転金属パターン付けを最初
に行い、次に窓のパターン付けを行う。
この順序は従来の調心順序と逆であり、金属に対して自
動調心された窓を形成する。
前記の方法のバリエーションも可能である。例えば、複
数の誘電体層の使用の必要性を避けるために、単一の誘
電体層中へのエツチング深さを入念にコントロールする
こともできる。
マスク無しの窓は、最初のパターン付け工程のンチのネ
イルヘッド部分に金属の側壁３９だけを残ｔ。４４；４
；狭いランナー４０はシール、すなわち、金属が充填さ
れる ≠４゜この構造を第６図に示す。先の図面の説明で使用
された符号と同じ符号は同一の要素を示す。
適当な堆積方法および後エツチングの方法は当業者に自
明である。側壁およびエツチング停止層は、窓が底部の
誘電体層中に開けられるので、マスクとして機能する。
その後、金属を被着し、そして、必要に応じて、再エツ
チングを行い、プレーナー表面を残す。各相互接続毎に
１段づつマスクレベルが減少されるが、この実施例では
自動調心ネイルヘッドが必要である。
［発明の効果］ 以上説明したように、本発明によれば、自動調心接点を
含む金属被ｍ（メタライゼーション）が容易に得られる
。
【図面の簡単な説明】
第１図は本発明によるメタライゼーション用のレイアウ
トおよびリングラフの平面図である。 第２図〜第５図は第１図におけるＡ−Ａ線に沿った断面
図であり、 第２図は初期構造を示し、 第３図は金属パターンのエツチングを行った後の構造を
示し、 第４図は窓パターンをエツチングした後の構造を示し、 第５図は最終構造を示す。 第６図はマスク無し接点の実施例を示す断面図である。 出願人：アメリカン　テレフォン　アンドテレグラフ　
カムパニ

Claims (6)

    【特許請求の範囲】
  1. （１）半導体集積回路上に金属被覆（３７）を形成する
    工程を含む半導体集積回路の製造方法において、前記金
    属被覆の形成工程は、 基板上に少なくとも１層の誘電体層（２７）とエッチン
    グ停止層（２９）とを被着し、前記エッチング停止層は
    前記少なくとも１層の誘電体層（２７）の上面を覆い； 前記エッチング停止層（２９）および前記誘電体層（２
    ７）をパターン付けして金属（３７）用のトレンチを形
    成し； 前記少なくとも１層の誘電体層（２３）中の前記トレン
    チ部分をパターン付けし、前記エッチング停止層（２９
    ）は前記少なくとも１層の誘電体層（２７）の下部部分
    をエッチングすることを防止することを特徴とする半導
    体集積回路の製造方法。
  2. （２）前記第２のパターン付け工程は、前記エッチング
    停止層（２９）上のレジスト（３５）をパターン付けし
    て過大な窓を形成し、そして、前記少なくとも１層の誘
    電体層（２３）をエッチングし、前記層中の窓が自動調
    心されることからなる請求項１記載の製造方法。
  3. （３）前記第２のパターン付け工程は、前記トレンチ中
    に金属を堆積し、再びエッチングして過大なトレンチ内
    に金属側壁（３９）を形成し、そして、前記誘電体層（
    ２３）をエッチングして自動調心された窓を形成するこ
    とからなる請求項１記載の製造方法。
  4. （４）前記少なくとも１層の誘電体層は、第１（２７）
    、第２（２５）および第３（２３）の誘電体層からなり
    、前記第１（２７）および第３の層（２３）は前記第２
    の層（２５）に対してエッチング選択性を有することか
    らなる請求項１記載の製造方法。
  5. （５）前記第１（２７）および第３（２３）の層は酸化
    物からなる請求項４記載の製造方法。
  6. （６）前記第２の層（２５）は窒化物からなる請求項５
    記載の製造方法。
JP1085896A 1988-04-08 1989-04-06 半導体集積回路の製造方法 Expired - Lifetime JPH0779106B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/179,176 US4832789A (en) 1988-04-08 1988-04-08 Semiconductor devices having multi-level metal interconnects
US179176 1988-04-08
SG44294A SG44294G (en) 1988-04-08 1994-03-25 Semiconductor devices having multi-level metal interconnects

Publications (2)

Publication Number Publication Date
JPH0215632A true JPH0215632A (ja) 1990-01-19
JPH0779106B2 JPH0779106B2 (ja) 1995-08-23

Family

ID=26663990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1085896A Expired - Lifetime JPH0779106B2 (ja) 1988-04-08 1989-04-06 半導体集積回路の製造方法

Country Status (7)

Country Link
US (1) US4832789A (ja)
EP (1) EP0336660B1 (ja)
JP (1) JPH0779106B2 (ja)
DE (1) DE68913061T2 (ja)
ES (1) ES2048835T3 (ja)
HK (1) HK104094A (ja)
SG (1) SG44294G (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354639A (ja) * 1998-05-28 1999-12-24 Lg Semicon Co Ltd 半導体素子の多層配線構造の製造方法
JP2000208434A (ja) * 1999-01-06 2000-07-28 Infineon Technol North America Corp 半導体素子をパタ―ン化する方法および半導体デバイス
JP2002309565A (ja) * 2001-04-17 2002-10-23 Nishimatsu Constr Co Ltd 地盤の自立性試験器及び地盤の自立性試験方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL81849A0 (en) * 1987-03-10 1987-10-20 Zvi Orbach Integrated circuits and a method for manufacture thereof
US4977105A (en) * 1988-03-15 1990-12-11 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing interconnection structure in semiconductor device
JPH02192146A (ja) * 1989-01-20 1990-07-27 Toshiba Corp 半導体装置
US5198298A (en) * 1989-10-24 1993-03-30 Advanced Micro Devices, Inc. Etch stop layer using polymers
EP0425787A3 (en) * 1989-10-31 1993-04-14 International Business Machines Corporation Method for fabricating high circuit density, self-aligned metal lines to contact windows
JPH03196662A (ja) * 1989-12-26 1991-08-28 Nec Corp 半導体集積回路の配線構造およびその製造方法
US5022958A (en) * 1990-06-27 1991-06-11 At&T Bell Laboratories Method of etching for integrated circuits with planarized dielectric
FR2669466B1 (fr) * 1990-11-16 1997-11-07 Michel Haond Procede de gravure de couches de circuit integre a profondeur fixee et circuit integre correspondant.
US5169802A (en) * 1991-06-17 1992-12-08 Hewlett-Packard Company Internal bridging contact
US5233135A (en) * 1991-06-28 1993-08-03 Sgs-Thomson Microelectronics, Inc. Interconnect for integrated circuits
EP0523856A3 (en) * 1991-06-28 1993-03-17 Sgs-Thomson Microelectronics, Inc. Method of via formation for multilevel interconnect integrated circuits
US5292686A (en) * 1991-08-21 1994-03-08 Triquint Semiconductor, Inc. Method of forming substrate vias in a GaAs wafer
EP0547906B1 (en) * 1991-12-18 1997-06-25 STMicroelectronics, Inc. Method for forming contact vias in integrated circuits
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
JP2934353B2 (ja) * 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
KR0121106B1 (ko) * 1994-02-15 1997-11-10 김주용 반도체 소자의 금속배선 형성방법
US5468342A (en) * 1994-04-28 1995-11-21 Cypress Semiconductor Corp. Method of etching an oxide layer
KR0138305B1 (ko) * 1994-11-30 1998-06-01 김광호 반도체소자 배선형성방법
US5736457A (en) 1994-12-09 1998-04-07 Sematech Method of making a damascene metallization
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
JP3369817B2 (ja) * 1995-06-23 2003-01-20 三菱電機株式会社 半導体装置
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
JPH09153545A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
US6077781A (en) * 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
US5846876A (en) * 1996-06-05 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit which uses a damascene process for producing staggered interconnect lines
TW347558B (en) * 1996-07-10 1998-12-11 Fujitsu Ltd Semiconductor device with self-aligned contact and its manufacture
EP0912996B1 (en) * 1996-07-18 2002-01-02 Advanced Micro Devices, Inc. Integrated circuit which uses an etch stop for producing staggered interconnect lines
US5854515A (en) * 1996-07-23 1998-12-29 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area
JP3526376B2 (ja) 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US5847462A (en) * 1996-11-14 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area with etch stop barrier layer
WO1999004431A1 (de) 1997-07-18 1999-01-28 Infineon Technologies Ag Integrierte schaltungsanordnung und verfahren zu deren herstellung
US5891799A (en) * 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
US6143640A (en) * 1997-09-23 2000-11-07 International Business Machines Corporation Method of fabricating a stacked via in copper/polyimide beol
US6107191A (en) * 1997-11-07 2000-08-22 Lucent Technologies Inc. Method of creating an interconnect in a substrate and semiconductor device employing the same
US6054384A (en) * 1998-05-19 2000-04-25 Advanced Micro Devices, Inc. Use of hard masks during etching of openings in integrated circuits for high etch selectivity
US6303489B1 (en) * 1998-06-03 2001-10-16 Advanced Micro Devices, Inc. Spacer - defined dual damascene process method
US6221759B1 (en) * 1998-06-19 2001-04-24 Philips Electronics North America Corp. Method for forming aligned vias under trenches in a dual damascene process
US6319813B1 (en) 1998-07-06 2001-11-20 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry and integrated circuitry constructions
US6323118B1 (en) * 1998-07-13 2001-11-27 Taiwan Semiconductor For Manufacturing Company Borderless dual damascene contact
US6194128B1 (en) * 1998-09-17 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of dual damascene etching
US6133140A (en) * 1998-10-02 2000-10-17 Advanced Micro Devices, Inc. Method of manufacturing dual damascene utilizing anisotropic and isotropic properties
US6277748B1 (en) * 1998-12-23 2001-08-21 Aurora Systems, Inc. Method for manufacturing a planar reflective light valve backplane
US6252999B1 (en) 1998-12-23 2001-06-26 Aurora Systems, Inc. Planar reflective light valve backplane
JP3943320B2 (ja) * 1999-10-27 2007-07-11 富士通株式会社 半導体装置及びその製造方法
US6703304B1 (en) * 2001-01-30 2004-03-09 Advanced Micro Devices, Inc. Dual damascene process using self-assembled monolayer and spacers
US6682988B1 (en) 2001-03-14 2004-01-27 Advanced Micro Devices, Inc. Growth of photoresist layer in photolithographic process
US6835653B1 (en) * 2003-09-16 2004-12-28 Nanya Technology Corp. Method of forming adjacent holes on a semiconductor substrate
US8227339B2 (en) 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
US10163690B2 (en) * 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. 2-D interconnections for integrated circuits
EP3477717A1 (en) * 2017-10-25 2019-05-01 Crystalline Mirror Solutions GmbH Substrate-transferred single-crystal dielectrics for quantum integrated circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160653A (ja) * 1984-02-01 1985-08-22 Hitachi Ltd 半導体装置の製造方法
JPS61131548A (ja) * 1984-11-30 1986-06-19 Mitsubishi Electric Corp 半導体装置
JPS61172350A (ja) * 1985-01-28 1986-08-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS62112353A (ja) * 1985-09-11 1987-05-23 テキサス　インスツルメンツ　インコ−ポレイテツド 相互接続導体を形成する方法
JPS62130543A (ja) * 1985-12-02 1987-06-12 Toshiba Corp 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4370405A (en) * 1981-03-30 1983-01-25 Hewlett-Packard Company Multilayer photoresist process utilizing an absorbant dye
US4631806A (en) * 1985-05-22 1986-12-30 Gte Laboratories Incorporated Method of producing integrated circuit structures
US4605470A (en) * 1985-06-10 1986-08-12 Advanced Micro Devices, Inc. Method for interconnecting conducting layers of an integrated circuit device
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4689869A (en) * 1986-04-07 1987-09-01 International Business Machines Corporation Fabrication of insulated gate gallium arsenide FET with self-aligned source/drain and submicron channel length

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160653A (ja) * 1984-02-01 1985-08-22 Hitachi Ltd 半導体装置の製造方法
JPS61131548A (ja) * 1984-11-30 1986-06-19 Mitsubishi Electric Corp 半導体装置
JPS61172350A (ja) * 1985-01-28 1986-08-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS62112353A (ja) * 1985-09-11 1987-05-23 テキサス　インスツルメンツ　インコ−ポレイテツド 相互接続導体を形成する方法
JPS62130543A (ja) * 1985-12-02 1987-06-12 Toshiba Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354639A (ja) * 1998-05-28 1999-12-24 Lg Semicon Co Ltd 半導体素子の多層配線構造の製造方法
JP2000208434A (ja) * 1999-01-06 2000-07-28 Infineon Technol North America Corp 半導体素子をパタ―ン化する方法および半導体デバイス
JP2002309565A (ja) * 2001-04-17 2002-10-23 Nishimatsu Constr Co Ltd 地盤の自立性試験器及び地盤の自立性試験方法

Also Published As

Publication number Publication date
SG44294G (en) 1995-03-17
DE68913061D1 (de) 1994-03-24
US4832789A (en) 1989-05-23
DE68913061T2 (de) 1994-06-01
EP0336660B1 (en) 1994-02-16
JPH0779106B2 (ja) 1995-08-23
EP0336660A1 (en) 1989-10-11
ES2048835T3 (es) 1994-04-01
HK104094A (en) 1994-10-07

Similar Documents

Publication Publication Date Title
JPH0215632A (ja) 半導体集積回路の製造方法
US6420257B2 (en) Process for forming trenches and contacts during the formation of a semiconductor memory device
EP0307021B1 (en) Self-aligned metallization for semiconductor device and process using selectively deposited tungsten
US4803173A (en) Method of fabrication of semiconductor device having a planar configuration
US4933303A (en) Method of making self-aligned tungsten interconnection in an integrated circuit
JPH04290232A (ja) 溝埋込み配線形成方法
JPH08204014A (ja) 半導体装置とその製造方法
JPH11168105A (ja) 半導体集積回路の製造方法
JPH05267478A (ja) 内部接続導体の形成方法
KR20020009211A (ko) 듀얼 다마신 배선구조의 반도체 소자 및 그 제조방법
JPH0214552A (ja) 半導体装置内の下方レベルの金属に接触するように少なくとも１つの付加的なレベルの金属相互接続を形成するための方法
JPH0982804A (ja) 半導体装置及びその製造方法
JPH03138934A (ja) 異なる深さを有する窓のエッチング法
US5773365A (en) Fabrication process of semiconductor device
US6194257B1 (en) Fabrication method of gate electrode having dual gate insulating film
JP4829389B2 (ja) 半導体素子の配線形成方法
JPH0817918A (ja) 半導体装置及びその製造方法
JPH02143527A (ja) 配線形成方法
EP0298110A1 (en) Conductive plug for contacts and vias on integrated circuits
JPH04233253A (ja) 反復自己整合相互接続法
JPS6376457A (ja) 半導体装置の製造方法
JPH0388351A (ja) 半導体装置の製造方法
EP0296718A2 (en) A coplanar and self-aligned contact structure
JPH0856024A (ja) 集積回路の製造方法
JP2000114373A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080823

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090823

Year of fee payment: 14