JPH021574A - パッケージテスタ - Google Patents

パッケージテスタ

Info

Publication number
JPH021574A
JPH021574A JP63143243A JP14324388A JPH021574A JP H021574 A JPH021574 A JP H021574A JP 63143243 A JP63143243 A JP 63143243A JP 14324388 A JP14324388 A JP 14324388A JP H021574 A JPH021574 A JP H021574A
Authority
JP
Japan
Prior art keywords
probe
information
test pattern
test
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63143243A
Other languages
English (en)
Other versions
JPH07122656B2 (ja
Inventor
Yuko Momohara
桃原 優子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63143243A priority Critical patent/JPH07122656B2/ja
Publication of JPH021574A publication Critical patent/JPH021574A/ja
Publication of JPH07122656B2 publication Critical patent/JPH07122656B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明はファンクションテストで不良を検出したテスト
パターンに対して被試験対象物であるパッケージのプロ
・−ブポイントにプローブビンを当ててチエツクしてい
くパッケージテスタに関し、特にプローブピンでのチエ
ツク箇所を削減するパッケージテスタに関する。
〔従来の技術〕
従来、この種のパンケージテスタは、ファンクションテ
ストで不良を検出したテス)・パターンに対して、パッ
ケージの不良を検出した出力端子からファンイン側にト
レースしながらすべてのプローブポイントでチエツクを
行っていた。
このようなパッケージテスタでは、ファンクションテス
トで不良を検出した場合に故障辞書を持たないケースで
はどこの故障が検出されたのかを即座に絞ることができ
ないので、テストパターンを印加した際に人手でプロー
ブを行い信号状態をチエ’7りして故障箇所を探索する
ガイデアドブローブ方式による診断が広く用いられてい
る。
〔発明が解決しようとする課題〕
上述した従来のパンケージテスタでは、テストパターン
を印加したときの110レヘル変化のあったプローブポ
イントの情報(以下、プローブ情報という)が保存され
ていなかったので、O/1縮退故障を起こしていないプ
ローブポイントがつかめないため、不良を検出したすべ
ての出力端子からすべてのファンイン側のプローブポイ
ントをトレースしなければならないという欠点がある。
本発明の目的は、上述の点に鑑み、ガイソデドプローブ
方式によるプローブ対象箇所に対してプローブ不要箇所
をあらかじめ分かるようにして、故障の被疑範囲を絞り
込むことができるようにしたパンケージテスタを提供す
ることにある。
〔課題を解決するための手段〕
本発明のパッケージテスタは、被試験対象物であるパン
ケージに対してテストパターンを印加するテストパター
ン印加機構と、このテストパターン印加機構によりテス
トパターンが印加されるテストポイントをプローブする
プローブ機構と、このプローブ機構によリプローブされ
たプローブ4n報を重畳して保持する重畳情報保持機構
とを有する。
(作用〕 本発明のパッケージテスタでは、テストパターン印加機
構が被試験対象物であるパッケージに対してテストパタ
ーンを印加し、プローブ機構がテストパターン印加機構
によりテストパターンが印加されるテストポイントをプ
ローブし、重畳情報保持機構がプローブ機構によリプロ
ーブされたプローブ情報を重畳して保持する。
〔実施例〕
次に、本発明について図面を参照して詳細に説明する。
第1図は、本発明の一実施例のパッケージテスタの構成
を示すブロック図である。本実施例のパッケージテスタ
は、被試験対象物2にテストパターンを印加するテスト
パターン印加機fA lと、テストパターン印加機構1
により被試験対象物2にテストパターンを印加したとき
のテストポイントのプローブ情報を観測して採取するプ
ローブ機構3と、プローブ機構3により採取されたプロ
ーブ情報から内容を重畳した情報(以下、重畳情報とい
う)を作成して保持する重畳情報保持機構5と、重畳情
報保持機構5により保持された重畳情報を表示する表示
機構6とから構成されている。なお、符号7は、すべて
のテストパターンが印加されたか否かを判断する判断手
段を示す。
次に、このように構成された本実施例のパッケージテス
タの動作について説明する。
まず、パッケージテスタ上の被試験対象物2に対してテ
ストパターン印加機構lによりテストパターンを印加す
る。そして、このときのプローブポイントのプローブ情
報をプローブ機構3で観測し、観測したプローブ情報を
重畳情報保持機構5でいままで観測されたプローブ情報
の重畳情報上に重ねて新しい重畳情報を作成する。
上記動作をすべてのテストパターンについて行う。
最後に、すべてのテストパターンによって得られた重畳
情報を表示機構6によって使用者がわかる形で出力する
第2図は、プローブ機構3で観測されたプローブ情報の
内容の具体例を示す図である。ここでは、プローブポイ
ントはA〜Gまであり、Tl−T4のテストパターンが
印加されたときのそれぞれのプローブ情報の内容を示す
第3図は、第2図に示したプローブ情報のときの重畳情
報保持機構5の保持内容の変化例を示す遷移図である。
!!I畳情報は、プローブポイント分の重畳情報格納エ
リア35に格納される。110−ブポイント当たりの重
畳情報は、左側に0情報、右側に1情報というように2
つの情報(符号36参照)から構成される。いままで重
畳された既存情報(符号3日参照)および重畳情報以外
の追加情報(符号37参照)を使ってテストパターンT
1〜T4が順に印加されたときの重畳情報を表現したの
が31〜34である。
次に、テストパターンT1〜T4が印加されたときの重
畳情報31〜34の変化を時間を追って説明する。
まず、テストパターンT1を印加したときの各プローブ
ポイントのプローブ情報は、第2図中の最上段に示すよ
うになり、重畳情報格納エリア35に格納されている重
畳情報は第3図中の重畳情報31のようになる。
次に、テストパターンT2を印加すると、プロ−ブポイ
ントA、Cおよび已においてプローブ情報がff1畳情
報31と異なるので、これらのプローブ情報が重畳情報
31に追加されて重畳11′7報32の状態に書き替え
られる。
続いて、テストパターンT3を印加すると、プローブポ
イントFおよびGにおいてプローブ情報が重畳情報32
と異なるので、これらのプローブ情報が重畳情報32に
追加されて重畳情rii33の状態に占き替えられる。
さらに、テストパターンT4を印加すると、プローブ情
報が重畳情報33と異ならないので、重畳1’N?1l
i33と重畳情報34とは同じ内容を持つことになり、
重畳情報の四替えは行われない。
第4図は、本実施例のパンケージテスタの適用例を示す
図である。被試験対象物2にテストパターンを印加した
ときのプローブポイントをプローブ機構3で観測し、得
られたプローブ情報44を第3図に例示したように重畳
情報保持機構5に重ねていく。
すべてのテストパターンについて上記動作を終了した後
に、重畳情報保持[構5に保持されている重畳1n報を
表示機構6により各プローブポイントについて表示する
。符号41はOおよび1の両信号が観測できたプローブ
ポイント、42は0しか観測できなかったプローブポイ
ント、43は1しか観測できなかったプローブポイント
を示す。
なお、上記実施例においては重畳情報を表示する形で使
用者に提供したが、この重畳11′7報をガイデッドプ
ローブ方式による診断時にプローブ対象から外すために
使用してもよい。
〔発明の効果〕
以上説明したように本発明は、各プローブポイントのプ
ローブ情報の統計をとることにより、0/1両信号を観
測できたプローブポイントは0/l縮退故障の対象から
外すことができ、ガイデップローブ方式によるプローブ
対象箇所に対してプローブ不要箇所を事前に提示して、
故障の被疑範囲を絞り込むことができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のパッケージテスタの構成を
示すブロック図、 第2図は第1図中のプローブ機構により観測されたプロ
ーブ情報の内容の具体例を示す図、第3図は第2図に示
したプローブ情報での重畳情報保持機構の内容の変化例
を示す遷移図、第4図は本実施例のパンケージテスタの
適用例を示す図である。 図において、 1・・・テストパターン印加機構、 2・・・被試験対象物、 3・・・プローブ機構、 5・・・重畳情報保持機構、 6・・・表示機構、 7・・・判断手段、 31〜34・重畳情報、 35・・・重畳情報格納エリア、 36・・・1プローブポイント当たりの重畳情報、37
・・・追加情報、 38・・・既存情報、 41〜43・プローブポイント、 44・・・プローブ情報である。

Claims (1)

  1. 【特許請求の範囲】 被試験対象物であるパッケージに対してテストパターン
    を印加するテストパターン印加機構と、このテストパタ
    ーン印加機構によりテストパターンが印加されるテスト
    ポイントをプローブするプローブ機構と、 このプローブ機構によリプローブされたプローブ情報を
    重畳して保持する重畳情報保持機構とを有することを特
    徴とするパッケージテスタ。
JP63143243A 1988-06-10 1988-06-10 パッケージテスタ Expired - Lifetime JPH07122656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63143243A JPH07122656B2 (ja) 1988-06-10 1988-06-10 パッケージテスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63143243A JPH07122656B2 (ja) 1988-06-10 1988-06-10 パッケージテスタ

Publications (2)

Publication Number Publication Date
JPH021574A true JPH021574A (ja) 1990-01-05
JPH07122656B2 JPH07122656B2 (ja) 1995-12-25

Family

ID=15334223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63143243A Expired - Lifetime JPH07122656B2 (ja) 1988-06-10 1988-06-10 パッケージテスタ

Country Status (1)

Country Link
JP (1) JPH07122656B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027097A (ja) * 2008-07-15 2010-02-04 Toshiba Corp Nand型フラッシュメモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027097A (ja) * 2008-07-15 2010-02-04 Toshiba Corp Nand型フラッシュメモリ

Also Published As

Publication number Publication date
JPH07122656B2 (ja) 1995-12-25

Similar Documents

Publication Publication Date Title
US6308290B1 (en) Look ahead scan chain diagnostic method
JPH021574A (ja) パッケージテスタ
US6785413B1 (en) Rapid defect analysis by placement of tester fail data
JP3686124B2 (ja) 電子ビームテストシステムを使用する故障解析方法
JPH021575A (ja) パッケージ診断方式
KR19990085547A (ko) 리피트 페일 칩 검출 시스템 및 방법
JP3237601B2 (ja) メモリlsi検査装置及びメモリlsi検査方法
JPH03159252A (ja) 集積回路試験装置
JP2657298B2 (ja) 半導体ウエハの検査方法
JP2822738B2 (ja) 半導体icの検査方法
JPH01193664A (ja) 故障解析表示装置
JPH0195529A (ja) ウエーハのテスト方法
JPH02304959A (ja) 半導体集積回路
JPH1115518A (ja) 電子回路基板・装置の故障診断方式
JPH10222998A (ja) メモリ試験方法及びメモリ試験装置
JPH0429350A (ja) 半導体テスト方法
JPH045581A (ja) 回路の不良箇所表示方式
JPS582039A (ja) 半導体基板
JPH03197880A (ja) インサーキットテスタによる不良データの出力表示方法
JPH0342736A (ja) 故障シミュレーション方法
JPS6180070A (ja) Icテスタ
JPH03179278A (ja) 半導体試験方法
JPS58180961A (ja) 半導体装置の自動テスト方法
JPS62293600A (ja) Prom検査装置
JPH01299480A (ja) テスト指示表示装置