JPH03197880A - インサーキットテスタによる不良データの出力表示方法 - Google Patents

インサーキットテスタによる不良データの出力表示方法

Info

Publication number
JPH03197880A
JPH03197880A JP1337626A JP33762689A JPH03197880A JP H03197880 A JPH03197880 A JP H03197880A JP 1337626 A JP1337626 A JP 1337626A JP 33762689 A JP33762689 A JP 33762689A JP H03197880 A JPH03197880 A JP H03197880A
Authority
JP
Japan
Prior art keywords
data
measurement
defective
display
reference data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1337626A
Other languages
English (en)
Other versions
JP2521165B2 (ja
Inventor
Koichi Yamamoto
幸一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP1337626A priority Critical patent/JP2521165B2/ja
Publication of JPH03197880A publication Critical patent/JPH03197880A/ja
Application granted granted Critical
Publication of JP2521165B2 publication Critical patent/JP2521165B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、インサーキットテスタによる不良データの
出力表示方法に係り、さらに詳しくは、被検査基板から
測定ステップ順に取り込まれた測定データ中、不良であ
ると判定された測定データを基準データとの間の格差の
大きい順に不良データとして出力表示することができる
インサーキットテスタによる不良データの出力表示方法
に関する。
[従来の技術] インサーキットテスタによる回路基板の検査においては
、フィクスチャと称される基板固定装置が用いられる。
そして、このフィクスチャには、被検査基板の測定ポイ
ントに対応させた複数本のプローブビンが植設されてお
り、これらのプローブビンを介して測定信号を与えると
ともに、その応答信号を測定データとして検出し、この
測定データを例えば良品基板の対応箇所から予め吸収し
である良品データから求めた基準データと比較すること
で、当該測定ポイントの良否の判別が可能となっており
、しかも、その際に仕分けられた不良データは、表示器
やプリンタを介して出力表示させることができるように
なっている。
第4図は、この種のインサーキットテスタによる不良デ
ータの出力表示パターンの従来例を示すものである。同
図によれば、表示部1には、測定ステップ数表示欄2の
ほか、ビン番号表示欄3、測定値表示欄4、充足率表示
欄5、許容範囲値表示欄6などが表示されるようになっ
ている。
このうち、ステップ数表示欄2は、被検査基板との関係
で予め定められている測定ステップ中、基準に合致しな
い測定データが検出された測定ステップを教示するもの
であり、ビン番号表示欄3は、基準に合致しない測定デ
ータが検出された測定ステップにて用いられたプローブ
ビンの番号を教示するようになっている。
また、測定値表示欄4には、当該測定ステップにおいて
実測された測定データであるインピーダンスを表示し、
充足率表示欄5には、例えば良品基板における対応箇所
から予め吸収しである基準データとしてのインピーダン
スに対し前記測定値表示欄4に表示されている前記測定
データが充足する割合を表示するようになっている。
さらに、許容範囲値表示欄6には、良品基板から吸収さ
れている前記基準データに対する実測された測定データ
の充足率についての許容範囲を表示するようになってい
る。
このため、表示部1には、測定ステップの順に不良デー
タ8を羅列表示することができ、したがって、計測者等
は、表示部1に出力表示されるデータリストを確認する
ことで、被検査基板における測定ポイント中の不良測定
ポイントを個別に知ることができるようになっている。
[発明が解決しようとする課題] ところで、上記従来手法によれば、不良データを測定ス
テップの順に羅列して表示することができ、その点での
一覧性には優れているということができる。
一方、不良データの中には、許容充足率から大きく離れ
ているものから、極(僅かにしか離れていないものまで
があり、デバッグ時における要確認ポイントの優先順位
を直観的には把握しずらく、作業性が悪いという不都合
のあることが指摘されていた。
[課題を解決するための手段] この発明は、従来手法の上記課題に鑑みてなされたもの
であり、その構成上の特徴は、被検査基板から測定ステ
ップの順に測定データの取込みが可能な計測部と、この
計測部を介して取り込まれる各測定データとこれに対応
する各基準データとを比較演算する演算制御部と、測定
データと対応基準データとの間の比較結果を測定ステッ
プ別の検査データとして格納可能なメモリと、出力制御
された出力手段とを有し、前記計測部を介して取り込ま
れる測定データのそれぞれは、各測定ステップに対応さ
せて予め設定されている基準データとの関係でその良否
が判別され、基準に合致しない検査データについては、
対応する基準データとの間の格差の大きい順に不良デー
タとして出力表示することにある。
[作 用] このため、被検査基板の各測定ポイントから測定ステッ
プの順に得られる各測定データは、予め設定されている
対応基準データと比較され、その良否の判別が可能な検
査データとしてメモリ格納することができる。
しかも、基準に合致しない検査データは、測定データと
基準データとの間の格差が大きい順に不良データとして
表示手段を介して出力表示させることができるので、そ
のデパック時においては、優先して検査しなければなら
ない測定ステップを直ちに知ることができ、このデータ
リストに従ったデパック作業を円滑、かつ、迅速に遂行
して作業性の向上を図ることができる。
[実施例] 以下、添付の図面を参酌してこの発明の一実施例を詳細
に説明する。
第1図は、この発明方法の実施に供されるインサーキッ
トテスタの要部構成の一例を示す機能ブロック図であり
、計測部24を介して取り込まれる被検査基板からの測
定データは、例えば良品基板の対応箇所から予め吸収し
である良品データなどからなる基準データとCPU (
中央処理装置) 11を構成している演算制御部22を
介して比較演算され、その結果得られる検査データは、
メモリ23に格納させることができ、しかも、このよう
にして格納される一連の検査データは、その全てを、若
しくは不良データ18のみをデータリストとしてCRT
等の表示器やプリンタ等で構成される表示手段25へと
出力表示させることができるようになっている。
第2図は、この発明に係る不良データの出力表示方法の
処理手順の一例を示すフローチャートである。
すなわち、同図によれば、被検査基板に対しては、まず
、計測部24を介して各測定ステップごとに所定の手順
に従った計測テストが行なわれ、その結果得られる測定
データは、予め良品基板の対応箇所から吸収してメモリ
23に格納しである基準データと演算制御部22を介し
て比較され、設定基準に達しているか否かが判別される
この際、当該測定データが対応する基準データとの関係
で設定基準に達していると判別された場合には、その結
果を検査データとしてメモリ23に格納した後、次の測
定ステップの計測テストへと移行し、以後、最終の測定
ステップに至まで同様な処理が繰り返し行なわれる。
一方、測定データが対応する基準データとの関係で設定
基準に達していないと判別された場合には、当該測定デ
ータと基準データとの間の格差を求める処理が行なわれ
る。
かくして、当該測定データと基準データとの間の格差を
求めた後には、この格差の大きいものから順次、表示部
11に不良データ18として表示される。
第3図は、この際における表示部11への不良データ1
8の表示パターンの一例を示すものである。
同図によれば、表示部11には、不良データ18の別に
測定ステップ数表示欄12のほか、ビン番号表示欄13
、測定値表示欄14、充足率表示欄15、許容範囲値表
示欄16、格差表示欄17が表示されるようになってい
る。
このうち、ステップ数表示欄12は、被検査基板との関
係で予め定められている測定ステップ中、基準に合致し
ない測定データが検出された測定ステップを教示するも
のであり、ビン番号表示欄13は、基準に合致しない測
定データが検出された測定ステップにて用いられたプロ
ーブビンの番号を教示するようになっている。
また、測定値表示欄14には、当該測定ステップにおい
て実測された測定データであるインピーダンスを表示し
、充足率表示欄15には、例えば良品基板における対応
箇所から予め吸収しである基準データとしてのインピー
ダンスに対し前記測定値表示欄14に表示されている前
記測定データが充足する割合を表示するようになってい
る。
さらに、許容範囲値表示欄16には、良品基板から吸収
されている前記基準データに対する実測された測定デー
タの充足率についての許容範囲が表示され、格差表示1
1117には、充足率表示欄15に表示されている数値
と許容範囲値表示欄16に表示された最も近似している
数値との間の格差が表示されるようになっている。
このような表示パターンのもとて表示部11に不良デー
タ18を表示した後、次の測定ステップの計測テストへ
と移行し、以後、最終の測定ステップに至まで同様な処
理が繰り返し行なわれる。
この発明に係る出力表示方法は、上述したようにして行
なわれるので、被検査基板の各測定ポイントから測定ス
テップの順に得られる各測定データは、これに対応させ
て予め設定しである基準データと演算制御部22を介し
て比較され、その良否の判別が可能な検査データとして
メモリ23に格納することができる。
しかも、基準に合致しない検査データは、第3図に示す
ように、測定データと基準データとの間の格差、実施例
においては充足率表示欄15に表示されている数値と許
容範囲値表示欄16に表示されたより近似している数値
との間の格差(図中の格差表示欄17に表示される)に
ついてその数値の大きい順に不良データ18として表示
手段25を構成する表示部11を介して出力表示させる
ことができる。
このため、デパック時においては、優先して検査しなけ
ればならない測定ステップを直ちに知ることができ、こ
のデータリストに従ってデパック作業を円滑、かつ、迅
速に遂行して作業性の向上を図ることができる。
[発明の効果] 以上述べたようにこの発明方法によれば、被検査基板の
各測定ポイントから測定ステップの順に得られる各測定
データは、その良否の判別が可能な検査データとしてメ
モリ格納してお(ことができ、しかも、基準に合致しな
い検査データは、測定データと基準データとの間の格差
が大きい順に不良データとして表示手段を介して出力表
示させることができるので、そのデパック時においては
、優先確認対象としての測定ステップを直ちに知ること
ができ、このデータリストに従ってのデパック作業を円
滑、かつ、迅速に遂行して作業性の向上を図ることがで
きる。
【図面の簡単な説明】
第1図は、この発明方法の実施に供されるインサーキッ
トテスタの要部構成の一例を示す機能ブロック図、第2
図は、この発明方法の処理手順の一例を示すフローチャ
ート、第3図は、インサーキットテスタを構成する表示
部への不良データの表示パターン例を示す説明図、第4
図は、従来手法による不良データの表示パターン例を示
す説明図である。 11・・・表示部、    12・・・ステップ数表示
欄、13・・・ビン番号表示欄、14・・・測定値表示
欄、15・・・充足率表示欄、 16・・・許容範囲値
表示欄、17・・・格差表示欄、  21・・・CPU
、22・・・演算制御部、  23・・・メモリ、24
・・・計測部、    25・・・表示手段第1図 第3図 第2図 第4図

Claims (1)

    【特許請求の範囲】
  1. (1)被検査基板から測定ステップの順に測定データの
    取込みが可能な計測部と、この計測部を介して取り込ま
    れる各測定データとこれに対応する各基準データとを比
    較演算する演算制御部と、測定データと対応基準データ
    との間の比較結果を測定ステップ別の検査データとして
    格納可能なメモリと、出力制御された出力手段とを有し
    、前記計測部を介して取り込まれる測定データのそれぞ
    れは、各測定ステップに対応させて予め設定されている
    基準データとの関係でその良否が判別され、基準に合致
    しない検査データについては、対応する基準データとの
    間の格差の大きい順に不良データとして出力表示するこ
    とを特徴とするインサーキットテスタによる不良データ
    の出力表示方法。
JP1337626A 1989-12-26 1989-12-26 インサ―キットテスタによる不良デ―タの出力表示方法 Expired - Fee Related JP2521165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1337626A JP2521165B2 (ja) 1989-12-26 1989-12-26 インサ―キットテスタによる不良デ―タの出力表示方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1337626A JP2521165B2 (ja) 1989-12-26 1989-12-26 インサ―キットテスタによる不良デ―タの出力表示方法

Publications (2)

Publication Number Publication Date
JPH03197880A true JPH03197880A (ja) 1991-08-29
JP2521165B2 JP2521165B2 (ja) 1996-07-31

Family

ID=18310427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1337626A Expired - Fee Related JP2521165B2 (ja) 1989-12-26 1989-12-26 インサ―キットテスタによる不良デ―タの出力表示方法

Country Status (1)

Country Link
JP (1) JP2521165B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013117482A (ja) * 2011-12-05 2013-06-13 Hioki Ee Corp 電子回路検査装置、電子回路検査方法、回路基板検査装置および回路基板検査方法
JP2017190993A (ja) * 2016-04-13 2017-10-19 日置電機株式会社 測定結果報知装置、測定システムおよび測定結果報知方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013117482A (ja) * 2011-12-05 2013-06-13 Hioki Ee Corp 電子回路検査装置、電子回路検査方法、回路基板検査装置および回路基板検査方法
JP2017190993A (ja) * 2016-04-13 2017-10-19 日置電機株式会社 測定結果報知装置、測定システムおよび測定結果報知方法

Also Published As

Publication number Publication date
JP2521165B2 (ja) 1996-07-31

Similar Documents

Publication Publication Date Title
JPH03197880A (ja) インサーキットテスタによる不良データの出力表示方法
US6738940B1 (en) Integrated circuit including a test signal generator
JPH09203764A (ja) 四端子測定法による接続不良リードの有無判別方法
JPH01156681A (ja) 回路基板検査方法
JPH03197881A (ja) インサーキットテスタにおける不良データの出力表示方法
JP3241777B2 (ja) インサーキットテスタ用オープンテスト装置
KR0177987B1 (ko) 복수 개의 반도체 칩 테스트 방법
JPH03122580A (ja) 集積回路の検査方法
JP2519064B2 (ja) 半導体デバイスのパラメトリック検査方法
JPS6170473A (ja) 波形解析装置
JPH0352247A (ja) 半導体試験装置
JP2765096B2 (ja) 電気系コネクタの接続良否診断装置及び診断方法
JPS6159211A (ja) 自動測定判定装置
JPH10199953A (ja) 歩留まり解析方法及びその装置
JPS59228729A (ja) 半導体測定装置
KR200146658Y1 (ko) 반도체 소자용 검사장비
JPS62294984A (ja) 半導体検査装置
JP2002267718A (ja) Icテスタ用テストプログラムのデバッグ方法、並びに簡易疑似icテスタ
JPH10242225A (ja) 半導体試験装置及びその試験方法
JPH0627172A (ja) 実際の作動特性曲線を求める方法
JPH03137575A (ja) 測定試料の良否判定方法及びその装置
JP2003228995A (ja) 被測定デバイスの不良解析方法及び装置
JPH03212948A (ja) マーク装置付ハンドラー装置
JPH04366776A (ja) Ic試験装置
JPH08124979A (ja) 半導体素子の検査方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees