JPH0342736A - 故障シミュレーション方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理回路の故障シミュレーショに関する。

〔従来の技術〕

論理回路をテストする為のテストパターンに関し、その
品質を評価し、またテストパターンの設計を行なう為に
故障シミュレーションが用いられる。

これは、論理回路中の信号線が特定の論理値に縮退する
故障を仮定し、そのような故障のうちどれだけの割合の
故障が与えられた入力パターンにより検出されるが及び
与えられた入力パターンにより検出されないのはどの信
号線のどの論理値への縮退故障であるかをシミュレーシ
ョンにより求めるものである。

故障シミュレーションは、製造された論理回路の不良を
検出するのに適したテストパターンを作成するうえで、
極めて重要なものであるが、一般に論理シミュレーショ
ン等と比較しても膨大な計算時間を要し、実行するのに
大きなコストを必要とする作業になっており、計算時間
を短縮する手法が望まれている。

最も広く用いられており、例えば樹下行三他著ｒＶＬＳ
　Ｉの設計■・論理とテスト」岩波書店１９８５年出版
の２４９頁から２５４頁に記述されている。

同時故障シミュレーション法を第３図を用いて説明する
。

シミュレーションの始めである１に於ては対象とする全
故障が未検出故障である。

次にテストパターンを順に入力してシミュレーションを
行なう。

１パターンについてのシミュレーション２に於ては、そ
れまで入力したパターンにより検出されていない未検出
故障を対象とし、それらの故障が存在した時の論理回路
の出力端子で観測される値を求め、それが故障の無い回
路の値と異なるものをそのパターンにより検出された故
障として３で゛未検出故障から取り除く。

第３図で示す方法では、結局最後まで検出されない故障
は全入力パターンで評価されることになり、全計算時間
のうちのがなりの部分がその評価に費やされる事になる
。

従って、最後まで検出されない故障を事前に対象の故障
から除いておくことにより、全体の計算時間の短縮をす
ることができる。

従来は、このように事前に除いておく故障として回路の
構造上どのような入力パターンによっても検出できない
故障、いわゆる冗長故障が対象とされている。

〔発明が解決しようとする課題〕

しかしながら上述のような冗長故障は、全てを回路の構
造から求めようとするのは困難であり、実際には簡単に
発見できるもののみを事前削除の対象としている。

しかも、一般には最後まで検出できない故障は冗長故障
だけではなく、テストパターンの不充分さに基くものも
多い。

従って、従来の方法では最後まで検出できない故障の事
前削除は充分な効果をあげておらす、故障シミュレーシ
ョンの高速化に対応できてはいない。

〔課題を解決するための手段〕

本発明の故障シミュレーション方法は、論理回路に対し
て行なう入力パターンを用いた故障シミュレーションに
於て、前記入力パターンにより前記論理回路の論理シミ
ュレーションを行ない特定の論理値しかとらない信号線
を検出し、前記信号線の前記論理値への縮退故障を予め
シミュレーションの対象から取り除いて構成されている
。

〔実施例〕

次に本発明を図面を参照して説明する。

第１図は本発明の一実施例を示すフローチャートである
。

１１でまず対象回路の対象テストパターンによる論理シ
ミュレーションを実行する。

その結果特定の論理値しかとらない信号線を検出する。

ある信号線のある論理値Ｘへの縮退故障を検出するため
には故障のない正常回路に於てその信号線をＸでない論
理値にするテストパターンを入力する事が必要である。

従って、上述の特定の論理値かとらない信号線に於ては
、その特定の論理値への縮退故障は検出不可能である。

この為１２で、そのような検出不可能な故障を事前発見
未検出故障として対象とする全故障から取り除く。

以降は、２．３と第３図の従来例と同じ手続きを実行し
、全パターンについて終了した後、未検出故障に１２で
取り除いておいた事前発見未検出故障を１３で加え、最
終的な未検出故障とする。

一般に論理シミュレーションは故障シミュレーションに
加えてはるかに高速である。

従って、第１図の方法によると論理シミュレーションを
１同案行することで、故障シミュレーションの計算時間
のうちの多くを費やす未検出故障の一部を事前に取り除
くことができ、全体の計算時間を短縮することができる
。

更に具体的な本発明に用いる回路図を第２図を用いて説
明する。

第２図はオアゲート３１とアンドゲート３２よりなる論
理回路の回路図である。

入力端子３３，３４．３５にテストパターンを入力し、
出力端子３６で観測される信号値により故障の有無を調
べる。

ａ、ｂ、ｃ、ｄ、ｅは信号線である。

説明の便宜上論理値としては０と１の２値のみとし、回
路上には１つの縮退故障のみがある場合を考える。

また、信号線ρの論理値Ｖへの縮退故障をｇ／■と書く
ことにする。

第２図の回路については５本の信号線かあるので計１０
個の故障が存在し得る。

このうち、ｃ　／　０　、　ｄ　／　Ｏ、ｅ　／　Ｏ及
びａ　／　１、ｂ／１．ｄ／１は各々互いに区別するこ
とは不可能な等価故障であり、３つで１まとまりの故障
と考える。

従って、対象となる故障は、ａｌｏ、ｂｌｏ。

Ｃ／１．Ｃ／１．（ｃｌｏ、ｄｌｏ、ｅｌｏ）。

（Ｃ／１．ｂ／１．ｄ／１）の計６種の故障である。

第２図に示す回路に第１表に示す６パターンからなるテ
ストパターンを入力することを考える。

第１パターンによりＣ／１．Ｃ／１が、第２パターンに
よりｂ　／　０　、　　（ｃ　／　Ｏ、ｄ　／　０　、
　ｅｌｏ）が第３パターンによりａ　／　Ｏが検出され
、全６パターンを入力した結果（Ｃ／１．ｂ／１゜ｄ／
１）のＴ種の故障のみ未検出故障となる。

本発明を第２図の回路と第１表のテストパターンに適用
する。

第１表 論理シミュレーションにより、信号線ｄは論理値１のみ
しかとらない事が分るので、故障（Ｃ／１、ｂ／１．ｄ
／１）は事前に取り除いておくことができる。

この結果、全６パターンの各パターンについてこの故障
に対する評価を省略できる。

本例の場合、パターン１から３までの３パターンで他の
故障は全て検出されるので、パターン４〜６の３パター
ンでの評価はしなくで良いことになり、計算時間の大幅
な短縮がはかれる。

〔発明の効果〕

以上説明したように本発明によれは、故障シミュレーシ
ョンの実行に際し、未検出故障の一部を事前に取り除い
ておくことにより、計算時間を大幅に短縮できる効果が
ある。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を説明するための
フローチャート及び回路図、第３図は従来の故障シミュ
レーション方法の一例を説明するためのフローチャート
である。 １．２，３，１１，１２．１３・・・手続き、３１・・
・オアゲート、３２・・・アンドゲート、３３．３４３
５・・・入力端子、３６・・・出力端子。

Claims (1)

【特許請求の範囲】
1. 論理回路に対して行なう入力パターンを用いた故障シミ
   ュレーションに於て、前記入力パターンにより前記論理
   回路の論理シミュレーションを行ない特定の論理値しか
   とらない信号線を検出し、前記信号線の前記論理値への
   縮退故障を予めシミュレーションの対象から取り除くこ
   とを特徴とする故障シミュレーション方法。