JPH02161537A - Ｉ／ｏアクセスインターバルトレース回路 - Google Patents
Ｉ／ｏアクセスインターバルトレース回路Info
- Publication number
- JPH02161537A JPH02161537A JP63123968A JP12396888A JPH02161537A JP H02161537 A JPH02161537 A JP H02161537A JP 63123968 A JP63123968 A JP 63123968A JP 12396888 A JP12396888 A JP 12396888A JP H02161537 A JPH02161537 A JP H02161537A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- access
- counter
- memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はソフトウェアデパックの際に使用するデパック
ツールにおけるＩ／Ｏアクセスインターバルトレース回
路に関するものである。
ツールにおけるＩ／Ｏアクセスインターバルトレース回
路に関するものである。
従来、この檜のデパックにおけるＩ／Ｏアクセスのイン
ターバルは、ソフトウェアにＩｌｏ ）レースルーチン
を胆み込むことによりソフトウェアタイマにより行って
いた。
ターバルは、ソフトウェアにＩｌｏ ）レースルーチン
を胆み込むことによりソフトウェアタイマにより行って
いた。
上述した従来の１／Ｏアクセスのインターバルは、ソフ
トウェアで行っていたので、Ｉ／Ｏトレースを組み込ん
でいないソ７）ｔたはこれをロード完了するまでのＩ／
Ｏアクセスはトレースできないという課題があった。
トウェアで行っていたので、Ｉ／Ｏトレースを組み込ん
でいないソ７）ｔたはこれをロード完了するまでのＩ／
Ｏアクセスはトレースできないという課題があった。
本発明のし勺アクセスインターバルトレース回路は、一
定周期の周波数で動作しＩ／Ｏアクセスでリセットされ
るカウンタと、Ｉ／Ｏアクセスの顔にリセット前のカウ
ント値とＩ／Ｏアドレスを保持するトレースメモリと、
このトレースメモリにアドレスを与えるリングカウンタ
と、トレースＭ了時に上記リングカウンタをストップし
上記トレースメモリにライトプロテクトをかけるための
トレース制御部を有するものである。
定周期の周波数で動作しＩ／Ｏアクセスでリセットされ
るカウンタと、Ｉ／Ｏアクセスの顔にリセット前のカウ
ント値とＩ／Ｏアドレスを保持するトレースメモリと、
このトレースメモリにアドレスを与えるリングカウンタ
と、トレースＭ了時に上記リングカウンタをストップし
上記トレースメモリにライトプロテクトをかけるための
トレース制御部を有するものである。
本発明においては、Ｉ／Ｏアクセス間の計ｉ！＋１ ’
を行うカウンタを持ち、これをトレースメモリに保持し
て行く。
を行うカウンタを持ち、これをトレースメモリに保持し
て行く。
以下、図面に基づき本発明の実施例を詳細に説明する。
図は本発明の一実施例を示すブロック図である。
図において、１は一定周期の周波数で動作しＩ／Ｏアク
セスでリセットされるカウンタ、２はＩ／Ｏアクセスの
際にリセット前のカウント値とＩ／Ｏアドレスを保持す
るトレースメモリ、３はこのトレースメモリ２にアドレ
スを与えるリングカウンタ、４はトレース終了時にリン
グカウンタ３をストップし、トレースメモリ２にライト
プロテクトをかける丸めのトレース制御部、５はスイッ
チ６０入力によりトレースメモリ２の内容をプリンタ７
に出力するためのトレースメモリ読出し制御部である。
セスでリセットされるカウンタ、２はＩ／Ｏアクセスの
際にリセット前のカウント値とＩ／Ｏアドレスを保持す
るトレースメモリ、３はこのトレースメモリ２にアドレ
スを与えるリングカウンタ、４はトレース終了時にリン
グカウンタ３をストップし、トレースメモリ２にライト
プロテクトをかける丸めのトレース制御部、５はスイッ
チ６０入力によりトレースメモリ２の内容をプリンタ７
に出力するためのトレースメモリ読出し制御部である。
２ぎにこの図に示す実施例の動作を説明する。
まず、カウンタ１はトレース制御部４の制御でＩ／Ｏア
クセスの前縁でカウント停止し、このカウント値をトレ
ースメモリ２にＩ／Ｏアドレスと一緒に書き込む、また
、このカウンタ１はトレース制御部４によりＩ／Ｏアク
セスの後縁でリセットされ、次のＩ／Ｏアクセスまでの
時間全計測する。そして、トレースメモリ２はカウンタ
１のカウント値とＩ／ＯアドレスｆｃＩ／Ｏアクセス前
縁で保持する。リングカウンタ３はこのトレースメモリ
２にアドレスを供給するためのカウンタで、カウントが
最大になったら０（零）に戻りトレースメモリ２に上薔
きして行く。
クセスの前縁でカウント停止し、このカウント値をトレ
ースメモリ２にＩ／Ｏアドレスと一緒に書き込む、また
、このカウンタ１はトレース制御部４によりＩ／Ｏアク
セスの後縁でリセットされ、次のＩ／Ｏアクセスまでの
時間全計測する。そして、トレースメモリ２はカウンタ
１のカウント値とＩ／ＯアドレスｆｃＩ／Ｏアクセス前
縁で保持する。リングカウンタ３はこのトレースメモリ
２にアドレスを供給するためのカウンタで、カウントが
最大になったら０（零）に戻りトレースメモリ２に上薔
きして行く。
つぎに、トレース制御部４はＩ／Ｏアクセス時にトレー
スメモリ２へのライト信号を生成し、リングカウンタ３
のカウントアツプパルスを生成する。
スメモリ２へのライト信号を生成し、リングカウンタ３
のカウントアツプパルスを生成する。
そして、トレース終了の制御課電を入力すると、トレー
ス制御部４はＩ／Ｏアクセスがあってもトレースメモリ
２およびリングカウンタ３への１言号は発生しない。ト
レースメモリ読出し制御部５はスイッチ６０入力により
トレースメモリ２の内容をプリンタＴに出力する。
ス制御部４はＩ／Ｏアクセスがあってもトレースメモリ
２およびリングカウンタ３への１言号は発生しない。ト
レースメモリ読出し制御部５はスイッチ６０入力により
トレースメモリ２の内容をプリンタＴに出力する。
以上説明したように本発明は％ Ｉ／勺アクセス間の
計測を行うカウンタを持ち、これをトレースメモリに保
持して行くことにより、ソフトウェアでＩｌｏ ）レー
スルーチン、ソフトウェアタイマを持たなくても、Ｉ／
Ｏアクセスのインタ・−パルを測定することがでさる効
果がある。ま九、Ｉ／Ｏトレースを組み込んでいないソ
フトまたはこれを冗了するまでのＩ／Ｏアクセスをトレ
ースするこトカできる効果がある。
計測を行うカウンタを持ち、これをトレースメモリに保
持して行くことにより、ソフトウェアでＩｌｏ ）レー
スルーチン、ソフトウェアタイマを持たなくても、Ｉ／
Ｏアクセスのインタ・−パルを測定することがでさる効
果がある。ま九、Ｉ／Ｏトレースを組み込んでいないソ
フトまたはこれを冗了するまでのＩ／Ｏアクセスをトレ
ースするこトカできる効果がある。
図は本発明の一実施例を示すブロック図である。
１・・１１＃カウンタ、２拳・・−トレースメモリ、３
・ｅ−−リングカウンタ、４・ψ・・トレース制御部。
・ｅ−−リングカウンタ、４・ψ・・トレース制御部。
Claims (1)
- 一定周期の周波数で動作しＩ／Ｏアクセスでリセットさ
れるカウンタと、Ｉ／Ｏアクセスの際にリセット前のカ
ウント値とＩ／Ｏアドレスを保持するトレースメモリと
、このトレースメモリにアドレスを与えるリングカウン
タと、トレース終了時に前記リングカウンタをストップ
し前記トレースメモリにライトプロテクトをかけるため
のトレース制御部を有することを特徴とするＩ／Ｏアク
セスインターバルトレース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123968A JPH02161537A (ja) | 1988-05-23 | 1988-05-23 | Ｉ／ｏアクセスインターバルトレース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123968A JPH02161537A (ja) | 1988-05-23 | 1988-05-23 | Ｉ／ｏアクセスインターバルトレース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02161537A true JPH02161537A (ja) | 1990-06-21 |
Family
ID=14873774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63123968A Pending JPH02161537A (ja) | 1988-05-23 | 1988-05-23 | Ｉ／ｏアクセスインターバルトレース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02161537A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007066336A (ja) * | 2003-04-17 | 2007-03-15 | Arm Ltd | 集積回路内の診断データ取り込み |
-
1988
- 1988-05-23 JP JP63123968A patent/JPH02161537A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007066336A (ja) * | 2003-04-17 | 2007-03-15 | Arm Ltd | 集積回路内の診断データ取り込み |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60238944A (ja) | トレ−ス用記憶装置 | |
| GB1334504A (en) | Function simulator | |
| JPS57141760A (en) | Semiconductor information processor | |
| EP0436211B1 (en) | Apparatus enabling observation of internal memory-mapped registers | |
| JPS61267858A (ja) | マイクロコンピユ−タ | |
| JPS55163697A (en) | Memory device | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JPH0713806A (ja) | マイクロプロセッサのバストレース装置 | |
| JPH0251749A (ja) | プロセッサ使用率測定回路 | |
| JPH0266668A (ja) | マルチプロセツサバスのデータトレース方法 | |
| SU643977A1 (ru) | Устройство дл контрол накопителей | |
| JPS6423354A (en) | Duplex buffer memory control system | |
| SU1494007A1 (ru) | Устройство адресации пам ти | |
| JPS60105058A (ja) | 情報処理装置 | |
| JPS5833764A (ja) | 時間監視方式 | |
| JPS58189748A (ja) | 状態情報記憶装置 | |
| JPS58182770A (ja) | 状態履歴記憶装置 | |
| JPS6389940A (ja) | プログラムトレ−ス回路 | |
| JPH0368039A (ja) | プログラム通過アドレストレース装置 | |
| JPH0433136A (ja) | マイクロプロセッサ | |
| JPH04117096A (ja) | マイクロコンピュータ | |
| JPH02268343A (ja) | 命令頻度測定方式 | |
| JPH01286061A (ja) | バス監視装置 | |
| JPS6134588A (ja) | 画像記憶制御回路 | |
| JPH0250740A (ja) | アドレストレーサ |