JPH0433136A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH0433136A JPH0433136A JP2140812A JP14081290A JPH0433136A JP H0433136 A JPH0433136 A JP H0433136A JP 2140812 A JP2140812 A JP 2140812A JP 14081290 A JP14081290 A JP 14081290A JP H0433136 A JPH0433136 A JP H0433136A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- write
- circuit
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプロセッサに関し、特にプログラム
・デバッグに使用されるマイクロプロセッサに関する。
・デバッグに使用されるマイクロプロセッサに関する。
−ａに、この種のマイクロプロセッサにおいては、プロ
グラムの開発に当り、プログラム・デバッグを行うため
に、所定のレジスタ読出し機構を備えることが必要とさ
れている。
グラムの開発に当り、プログラム・デバッグを行うため
に、所定のレジスタ読出し機構を備えることが必要とさ
れている。
第２図に示されるのは、上記のレジスタ読出し機構を実
現した従来のマイクロプロセッサの一例のブロック図で
ある。第２図において、マイクロプロセッサは、内部バ
ス１０６により連結されるレジスタ７、命令実行回路８
および外部インタフェース回路９と、データ・バッファ
１０等を含んで形成されており、外部バス１０８を通し
て外部メモリ１１に接続されている。外部メモリ１１に
は、被デバツグ・プログラムが収納されており、また、
レジスタ７の値を外部メモリ１１の成る特定の場所に泣
出すためのデパック・プログラムも収納されている。
現した従来のマイクロプロセッサの一例のブロック図で
ある。第２図において、マイクロプロセッサは、内部バ
ス１０６により連結されるレジスタ７、命令実行回路８
および外部インタフェース回路９と、データ・バッファ
１０等を含んで形成されており、外部バス１０８を通し
て外部メモリ１１に接続されている。外部メモリ１１に
は、被デバツグ・プログラムが収納されており、また、
レジスタ７の値を外部メモリ１１の成る特定の場所に泣
出すためのデパック・プログラムも収納されている。
前記マイクロプロセッサにおいて、外部メモリ１１に収
納されている前記被デパック・プログラムを実行に移す
と、対応する命令は、外部メモリ１１から外部バス１０
ｇおよび外部インタフェース回路９を経由して命令実行
回路８に読込まれ、実行される。
納されている前記被デパック・プログラムを実行に移す
と、対応する命令は、外部メモリ１１から外部バス１０
ｇおよび外部インタフェース回路９を経由して命令実行
回路８に読込まれ、実行される。
上記の手順を経て、レジスタ７にデータを書込む命令が
実行されると、命令実行回路８からは内部バス１０６に
書込みデータが出力されてレジスタ７に入力されると同
時に、レジスタ書込み信号１０８が出力されて同じくレ
ジスタ７に送られ、レジスタ７には上記のデータが設定
される。この場合、レジスタ７に書込まれたデータと同
値のデータは、データ・バッファ１ｏにも送られて保持
される。
実行されると、命令実行回路８からは内部バス１０６に
書込みデータが出力されてレジスタ７に入力されると同
時に、レジスタ書込み信号１０８が出力されて同じくレ
ジスタ７に送られ、レジスタ７には上記のデータが設定
される。この場合、レジスタ７に書込まれたデータと同
値のデータは、データ・バッファ１ｏにも送られて保持
される。
ここにおいて、レジスタ７の内容を知るためには、レジ
スタ７に連結されているデータ・バッファ１０に、レジ
スタ７に設定されている値と同じ値が保持されているた
め、レジスタ読出しバス１０７を介して、データ・バッ
ファ１ｏの値を読出せば良い しかし、データ・バッファ１ｏにおいては、その保持内
容は、レジスタ７にデータが書込まれると同時に逐次変
更されてゆくため、データ・バッファｌＯにおける内容
変更中に読出しが行われると、その変更中の値が読出さ
れることになるため、所望の正しい値を読出すことがで
きないという恐れがある。
スタ７に連結されているデータ・バッファ１０に、レジ
スタ７に設定されている値と同じ値が保持されているた
め、レジスタ読出しバス１０７を介して、データ・バッ
ファ１ｏの値を読出せば良い しかし、データ・バッファ１ｏにおいては、その保持内
容は、レジスタ７にデータが書込まれると同時に逐次変
更されてゆくため、データ・バッファｌＯにおける内容
変更中に読出しが行われると、その変更中の値が読出さ
れることになるため、所望の正しい値を読出すことがで
きないという恐れがある。
上述した従来のマイクロプロセッサにおいては、命令実
行回路８による命令実行を介して行われる、レジスタ７
に対する書込み動作と外部に対する読出し動作とが非同
期にて実行されている。
行回路８による命令実行を介して行われる、レジスタ７
に対する書込み動作と外部に対する読出し動作とが非同
期にて実行されている。
このため、命令実行によるレジスタ７に対する書込み動
作が終了しない内に、外部からのレジスタ７に対する読
出しが行われると、希望する正しい値のデータを読出す
ことができないという欠点がある。
作が終了しない内に、外部からのレジスタ７に対する読
出しが行われると、希望する正しい値のデータを読出す
ことができないという欠点がある。
本発明のマイクロプロセッサは、内蔵するレジスタのデ
ータ読出し専用のバスを有するマイクロプロセッサにお
いて、前記レジスタに対する書込み動作を検出し、前記
書込動作が行われている間においては、継続的に所定の
書込み検出信号を外部に出力する書込検出回路を備えて
構成される。
ータ読出し専用のバスを有するマイクロプロセッサにお
いて、前記レジスタに対する書込み動作を検出し、前記
書込動作が行われている間においては、継続的に所定の
書込み検出信号を外部に出力する書込検出回路を備えて
構成される。
次に、本発明について図面を参照して説明する。第１図
は、本発明の一実施例のブロック図である。第１図に示
されるように、本実施例は、外部メモリ６に対応して、
レジスタ１と、命令実行回路２と、書込み検出回路３と
、外部インタフェース回路４と、データ・バッファ５と
、を備えて構成される。
は、本発明の一実施例のブロック図である。第１図に示
されるように、本実施例は、外部メモリ６に対応して、
レジスタ１と、命令実行回路２と、書込み検出回路３と
、外部インタフェース回路４と、データ・バッファ５と
、を備えて構成される。
第１図において、本実施例の前述の従来例との相違点は
、マイクロコンピュータ内に、書込み検出回路３が設け
られていることである。従来例の場合と同様に、外部メ
モリ６には、被デパック−プログラムが収納されており
、また、レジスタ１の値を外部メモリ６の成る特定の場
所に読出すためのデバッグ・プログラムも収納されてい
る。外部メモリ６に収納されている前記被デバツグ・プ
ログラムを実行すると、対応する命令は、外部メモリ６
がら外部バス１０４および外部インタフェース回路４を
経由して命令実行回路２に読込まれ、実行される。この
手順は、従来例の場合と全く同様である。
、マイクロコンピュータ内に、書込み検出回路３が設け
られていることである。従来例の場合と同様に、外部メ
モリ６には、被デパック−プログラムが収納されており
、また、レジスタ１の値を外部メモリ６の成る特定の場
所に読出すためのデバッグ・プログラムも収納されてい
る。外部メモリ６に収納されている前記被デバツグ・プ
ログラムを実行すると、対応する命令は、外部メモリ６
がら外部バス１０４および外部インタフェース回路４を
経由して命令実行回路２に読込まれ、実行される。この
手順は、従来例の場合と全く同様である。
レジスタ１にデータを書込む命令が実行されると、従来
例の場合と同様に、命令実行回路２がらは、内部バス１
０１を介してレジスタ１に前記データが入力されると同
時に、レジスタ書込み信号１０３が出力されてレジスタ
１に送られ、レジスタ１には、所定のデータが設定され
る。この場合、命令実行図＃ｒ２において、レジスタｌ
にデータを書込む命令を実行する時に出力されるレジス
タ書込み信号１０３は、レジスタ１に人力されるととも
に、書込み検出回路３にも入力される。書込み検出口＃
１３においては、レジスタ書込み信号１０３が入力され
てからレジスタ１に対する書込みが終了するまでの間、
書込み検出信号１０５が途切れることがなく継続して外
部に出力される。
例の場合と同様に、命令実行回路２がらは、内部バス１
０１を介してレジスタ１に前記データが入力されると同
時に、レジスタ書込み信号１０３が出力されてレジスタ
１に送られ、レジスタ１には、所定のデータが設定され
る。この場合、命令実行図＃ｒ２において、レジスタｌ
にデータを書込む命令を実行する時に出力されるレジス
タ書込み信号１０３は、レジスタ１に人力されるととも
に、書込み検出回路３にも入力される。書込み検出口＃
１３においては、レジスタ書込み信号１０３が入力され
てからレジスタ１に対する書込みが終了するまでの間、
書込み検出信号１０５が途切れることがなく継続して外
部に出力される。
従って、外部においては、書込み検出信号１０５が出力
されている間においては、レジスタ１に対する書込みが
終了していないものと判断されるため、レジスタ１に対
する外部からの読出しは行われず、書込み検出信号１０
５が出力されていない時間帯において読出しが実行され
、正しいレジスタ１の値が外部に読出される。
されている間においては、レジスタ１に対する書込みが
終了していないものと判断されるため、レジスタ１に対
する外部からの読出しは行われず、書込み検出信号１０
５が出力されていない時間帯において読出しが実行され
、正しいレジスタ１の値が外部に読出される。
以上、詳細に説明したように、本発明は、内蔵するレジ
スタにおいてデータ書込みが行われている時間帯におい
ては、所定の書込み検出信号が継続的に外部に出力され
るため、この書込み検出信号の有無を確認することによ
り、常時、正しいデータ値を、前記レジスタから読出す
ことができるという効果がある。
スタにおいてデータ書込みが行われている時間帯におい
ては、所定の書込み検出信号が継続的に外部に出力され
るため、この書込み検出信号の有無を確認することによ
り、常時、正しいデータ値を、前記レジスタから読出す
ことができるという効果がある。
第１図は、本発明の一実施例のブロック図、第２図は、
従来例のブロック図である。 図において、１．７・・・・・・レジスタ、２．８−・
・・・命令実行回路、３・−・・・・書込み検出回路、
４．９・・・・・・外部インタフェース回路、５．１０
−・−・・−データ・バッファ、６，１１・・・・・・
外部メモリ。
従来例のブロック図である。 図において、１．７・・・・・・レジスタ、２．８−・
・・・命令実行回路、３・−・・・・書込み検出回路、
４．９・・・・・・外部インタフェース回路、５．１０
−・−・・−データ・バッファ、６，１１・・・・・・
外部メモリ。
Claims (1)
- 内蔵するレジスタのデータ読出し専用のバスを有するマ
イクロプロセッサにおいて、前記レジスタに対する書込
み動作を検出し、前記書込動作が行われている間におい
ては、継続的に所定の書込み検出信号を外部に出力する
書込検出回路を備えることを特徴とするマイクロプロセ
ッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140812A JPH0433136A (ja) | 1990-05-30 | 1990-05-30 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140812A JPH0433136A (ja) | 1990-05-30 | 1990-05-30 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433136A true JPH0433136A (ja) | 1992-02-04 |
Family
ID=15277314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2140812A Pending JPH0433136A (ja) | 1990-05-30 | 1990-05-30 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433136A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3026196U (ja) * | 1995-12-21 | 1996-07-02 | 正昌 高橋 | 保温保冷段ボール箱 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121934A (ja) * | 1986-11-10 | 1988-05-26 | Oki Electric Ind Co Ltd | 評価用ワンチツプマイクロコンピユ−タ |
-
1990
- 1990-05-30 JP JP2140812A patent/JPH0433136A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121934A (ja) * | 1986-11-10 | 1988-05-26 | Oki Electric Ind Co Ltd | 評価用ワンチツプマイクロコンピユ−タ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3026196U (ja) * | 1995-12-21 | 1996-07-02 | 正昌 高橋 | 保温保冷段ボール箱 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5345580A (en) | Microprocessor device and emulator device thereof | |
| JPS63111545A (ja) | デバツグ用マイクロプロセツサ | |
| JPH0433136A (ja) | マイクロプロセッサ | |
| JPH0713806A (ja) | マイクロプロセッサのバストレース装置 | |
| KR100542699B1 (ko) | 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치 | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JP2536238B2 (ja) | 情報処理装置 | |
| JP2755318B2 (ja) | トレース回路 | |
| JPH0266668A (ja) | マルチプロセツサバスのデータトレース方法 | |
| JPH0683987A (ja) | マイクロコンピュータ | |
| JPS63228237A (ja) | プログラムデバツグ方式 | |
| JPH03252731A (ja) | マイクロプロセッサ | |
| JPH0619752A (ja) | マイクロコンピュータ | |
| JPH0444973B2 (ja) | ||
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| JPH01121950A (ja) | トレース機能付マイクロプロセッサ | |
| JPS61210441A (ja) | プログラムのバグ検出方法 | |
| JPS6170644A (ja) | プログラムデバク方式 | |
| JPH01142948A (ja) | マイクロコンピュータのシンボリックデバッガ | |
| JPH0293957A (ja) | マイクロプロセッサ用デバッグ装置 | |
| JPS6389940A (ja) | プログラムトレ−ス回路 | |
| JPH04367902A (ja) | プログラマブルコントローラ | |
| JPH0315948A (ja) | アドレスバス試験方式 | |
| JPS6355091B2 (ja) | ||
| JPH0477933A (ja) | 評価用マイクロプロセッサ |