JPH02161748A - 半導体ウェハの製造方法 - Google Patents
半導体ウェハの製造方法Info
- Publication number
- JPH02161748A JPH02161748A JP29348789A JP29348789A JPH02161748A JP H02161748 A JPH02161748 A JP H02161748A JP 29348789 A JP29348789 A JP 29348789A JP 29348789 A JP29348789 A JP 29348789A JP H02161748 A JPH02161748 A JP H02161748A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- polished
- wafer
- substrate
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、内部に埋込み空間を自°する半導体ウェハの
製造方法に関する。
製造方法に関する。
（従来の技術）
半導体ウェハの内部に埋込み空間を作るには、２枚の半
導体基板を用意してそのいずれかの面に四部を形成し、
これらを接着して一体化すればよい。しかし、２枚の基
板を接着して一体化するには通常、接着剤を必要とする
。しかし接着剤を用いる方法では、不純物による基板の
汚染や熱膨張係数の差による応力歪みの発生等が避けら
れない。
導体基板を用意してそのいずれかの面に四部を形成し、
これらを接着して一体化すればよい。しかし、２枚の基
板を接着して一体化するには通常、接着剤を必要とする
。しかし接着剤を用いる方法では、不純物による基板の
汚染や熱膨張係数の差による応力歪みの発生等が避けら
れない。
基板を接着剤を用いず直接接着しようとすると、非常な
高温、高圧を必要とし、基板の割れや結晶欠陥の発生を
もたらす。いずれにしても、高性能のウェハを得ること
が難しい。
高温、高圧を必要とし、基板の割れや結晶欠陥の発生を
もたらす。いずれにしても、高性能のウェハを得ること
が難しい。
（発明が解決しようとする課題）
以上のように従来、内部に埋込み空間を有する半導体ウ
ェハを得ることは難しいという問題があった。
ェハを得ることは難しいという問題があった。
本発明はこのような点に鑑みなされたもので、内部に埋
込み空間を有する高性能の半導体ウェハを簡単に製造す
る方法を提供することを目的とする。
込み空間を有する高性能の半導体ウェハを簡単に製造す
る方法を提供することを目的とする。
［発明の構成］
（厚層を解決するための手段）
本発明者らは、平滑度の極めて高い状態に鏡面研磨され
た２枚の半導体基板を、十分清浄な雰囲気下でゴミ等の
異物を介在させることなく密着させることにより、強固
な接合体ウエノ１が得られ、さらにこれを２００℃以上
の温度で熱処理すれば、接合強度がより大になることを
見出だした。
た２枚の半導体基板を、十分清浄な雰囲気下でゴミ等の
異物を介在させることなく密着させることにより、強固
な接合体ウエノ１が得られ、さらにこれを２００℃以上
の温度で熱処理すれば、接合強度がより大になることを
見出だした。
この様な知見に基づき、本発明は、鏡面研磨された第１
．第２の半導体基板の少なくとも一方の面に四部を形成
し、これらの基板を研磨面同士を対向させて十分に清浄
な雰囲気下で密着させて接合し、凹部内面に酸化膜を形
成することより、埋込み空間を有する半導体ウェハを得
ることを特徴とする。
．第２の半導体基板の少なくとも一方の面に四部を形成
し、これらの基板を研磨面同士を対向させて十分に清浄
な雰囲気下で密着させて接合し、凹部内面に酸化膜を形
成することより、埋込み空間を有する半導体ウェハを得
ることを特徴とする。
（作用）
本発明によれば、非常に簡単に埋込み空間を有する半導
体ウェハを得ることができる。本発明の方法では、基板
接着に接着剤を用いることがなく、また高温、高圧の処
理を必要としないので、不純物による基板汚染や応力歪
みによる結晶欠陥の発生を防止することができ、高性能
の接青半導体ウェハを得ることができる。
体ウェハを得ることができる。本発明の方法では、基板
接着に接着剤を用いることがなく、また高温、高圧の処
理を必要としないので、不純物による基板汚染や応力歪
みによる結晶欠陥の発生を防止することができ、高性能
の接青半導体ウェハを得ることができる。
（実施例）
以下、本発明の実施例を図面を参照して説明する。
第１図（ａ）〜（ｄ）は、一実施例による半導体ウェハ
製造工程を示す。第１のシリコン基板１１゜第２のシリ
コン基板２２はその接合すべき面が表面粗さ５００Å以
下に鏡面研磨されている。第１のシリコン基板１１の研
磨面には、第１図（ａ）に示すように、所定パターンで
凹部３が形成されている。またこの第１のシリコン基板
１１には、凹部３と一部重なるように基板端部に開口す
る溝２が形成されている。第２図は、この第１のシリコ
ン基板１１に溝２および凹部３が形成された様子を示す
斜視図である。
製造工程を示す。第１のシリコン基板１１゜第２のシリ
コン基板２２はその接合すべき面が表面粗さ５００Å以
下に鏡面研磨されている。第１のシリコン基板１１の研
磨面には、第１図（ａ）に示すように、所定パターンで
凹部３が形成されている。またこの第１のシリコン基板
１１には、凹部３と一部重なるように基板端部に開口す
る溝２が形成されている。第２図は、この第１のシリコ
ン基板１１に溝２および凹部３が形成された様子を示す
斜視図である。
この様な２枚のシリコン基板１１．１２を十分に洗浄し
て乾燥させた後、浮遊塵２０個／ ｍ ３以下の清浄な
雰囲気下で第１図（ｂ）に示すように研磨面同志を密着
させ、接合する。こうして接合されたウェハ１は、接合
強度を高めるため、２００℃以上、好ましくは１０００
℃程度で熱処理するのがよい。ただしこの熱処理は次の
熱工程で兼用することができる。
て乾燥させた後、浮遊塵２０個／ ｍ ３以下の清浄な
雰囲気下で第１図（ｂ）に示すように研磨面同志を密着
させ、接合する。こうして接合されたウェハ１は、接合
強度を高めるため、２００℃以上、好ましくは１０００
℃程度で熱処理するのがよい。ただしこの熱処理は次の
熱工程で兼用することができる。
このようにして形成したシリコン・ウェハ１を酸化性ガ
ス雰囲気中で１２００℃程度で加熱して、溝３に沿って
酸化性ガスを四部３まで供給する。
ス雰囲気中で１２００℃程度で加熱して、溝３に沿って
酸化性ガスを四部３まで供給する。
これにより、凹部３の表面に酸化膜４を形成する。
このとき溝２が先に酸化膜で埋め込まれると、それ以上
酸化性ガスの四部への供給はなくなり、シリコン・ウェ
ハ１の内部に空間が閉じ込められる。
酸化性ガスの四部への供給はなくなり、シリコン・ウェ
ハ１の内部に空間が閉じ込められる。
その後も熱処理を続けると、内部の酸素性ガスが消費さ
れて減圧空間が得られる。
れて減圧空間が得られる。
四部３が溝２よりある程度以上浅い場合には、第１図（
ｅ）に示すように四部３が先に酸化膜４で完全に埋め込
まれる。そしてこの接合体ウェア＼１を第１図（ｃ）に
示すように一点鎖線の位置まで研磨することによって、
第１図（ｄ）に示すようなウェハが得られる。このよう
に酸化膜４が埋め込まれたウェハを用いて、酸化膜４が
埋め込まれた領域に所望の素子を形成し、常法にしたが
って横方向の素子分離を行えば、誘電体分離構造の集積
回路が得られる。
ｅ）に示すように四部３が先に酸化膜４で完全に埋め込
まれる。そしてこの接合体ウェア＼１を第１図（ｃ）に
示すように一点鎖線の位置まで研磨することによって、
第１図（ｄ）に示すようなウェハが得られる。このよう
に酸化膜４が埋め込まれたウェハを用いて、酸化膜４が
埋め込まれた領域に所望の素子を形成し、常法にしたが
って横方向の素子分離を行えば、誘電体分離構造の集積
回路が得られる。
こうしてこの実施例によれば、減圧された埋込み空間を
有するシリコン・ウニｌ＼を簡単に得ることができる。
有するシリコン・ウニｌ＼を簡単に得ることができる。
基板接着には接着剤を用いず、また高温、高圧の処理も
用いないから、高性能のウェハを得ることができる。ま
た第１図（ｄ）のウエノ＼は、酸化膜４を素子分離層と
し通常のＩＣ基板として用いることができるだけでなく
、酸化膜４がウェハを上下に完全に電気的に分離する状
態とすれば、多層構造のＩＣ基板としても用いられる。
用いないから、高性能のウェハを得ることができる。ま
た第１図（ｄ）のウエノ＼は、酸化膜４を素子分離層と
し通常のＩＣ基板として用いることができるだけでなく
、酸化膜４がウェハを上下に完全に電気的に分離する状
態とすれば、多層構造のＩＣ基板としても用いられる。
第３図（ａ）〜（（１）は本発明の別の実施例の製造工
程を示す。第３図（ａ）に示すように、第１のシリコン
基板１１には先の実施例と同様に溝２を形成し、第２の
シリコン基板】２には四部３を形成する。凹部３にはイ
オン注入により高不純物濃度層５を形成しておく。この
後先の実施例と同様にして、第３図（ｂ）に示すように
接合体ウニ／＼を形成し、酸化性ガス雰囲気中で熱処理
する。四部３は他の部分より酸化速度が速いため、第３
図（ｃ）に示すようにこの部分に厚い酸化膜４が形成さ
れる。この場合も溝端部間口が閉じれば、先の実施例と
同様に減圧空間が内部に閉じ込められたウェハが得られ
る。第３図（ｄ）は更に酸化処理を継続して、溝２のほ
とんど全てが酸化膜で埋め込まれるようにした場合であ
る。
程を示す。第３図（ａ）に示すように、第１のシリコン
基板１１には先の実施例と同様に溝２を形成し、第２の
シリコン基板】２には四部３を形成する。凹部３にはイ
オン注入により高不純物濃度層５を形成しておく。この
後先の実施例と同様にして、第３図（ｂ）に示すように
接合体ウニ／＼を形成し、酸化性ガス雰囲気中で熱処理
する。四部３は他の部分より酸化速度が速いため、第３
図（ｃ）に示すようにこの部分に厚い酸化膜４が形成さ
れる。この場合も溝端部間口が閉じれば、先の実施例と
同様に減圧空間が内部に閉じ込められたウェハが得られ
る。第３図（ｄ）は更に酸化処理を継続して、溝２のほ
とんど全てが酸化膜で埋め込まれるようにした場合であ
る。
この実施例によっても先の実施例と同様の効果が得られ
る。
る。
なお溝と四部は、２枚の基板を接合したときに連通ずれ
ばよいのであって、これらはいずれの基板側にあっても
よい。また溝は必ずしも無くてもよい。溝を設けない場
合には、接着させた後酸化性ガスを内部の凹部に供給す
ることはできないが、熱処理によって凹部内の酸素によ
り四部表面には酸化膜が形成され、これにより減圧され
た空間が閉じ込められたウェハが得られる。
ばよいのであって、これらはいずれの基板側にあっても
よい。また溝は必ずしも無くてもよい。溝を設けない場
合には、接着させた後酸化性ガスを内部の凹部に供給す
ることはできないが、熱処理によって凹部内の酸素によ
り四部表面には酸化膜が形成され、これにより減圧され
た空間が閉じ込められたウェハが得られる。
［発明の効果］
以上のように本発明によれば、非常に簡便に、かつ信頼
性を損なうことなく、内部に減圧空間を閉じ込めた半導
体ウェハを得ることができる。
性を損なうことなく、内部に減圧空間を閉じ込めた半導
体ウェハを得ることができる。
第１図（ａ）〜（ｄ）は、本発明の一実施例の製造工程
を示す断面図、 第２図はその第１の基板の斜視図、 第３ｍ（ａ）〜（ｄ）は他の実施例の製造工程を示す断
面図である。 １１・・・第１のシリコン基板、１２・・・第２のシリ
コン基板、２・・・溝、３・・・凹部、４・・・酸化膜
、５・・・高不純物濃度層。 出願人代理人 弁理士 鈴江武彦 第１図 第１図 第 図 第 図
を示す断面図、 第２図はその第１の基板の斜視図、 第３ｍ（ａ）〜（ｄ）は他の実施例の製造工程を示す断
面図である。 １１・・・第１のシリコン基板、１２・・・第２のシリ
コン基板、２・・・溝、３・・・凹部、４・・・酸化膜
、５・・・高不純物濃度層。 出願人代理人 弁理士 鈴江武彦 第１図 第１図 第 図 第 図
Claims (1)
- 【特許請求の範囲】 第１、第２の半導体基板を直接接着して半導体ウェハを
製造する方法であって、 鏡面研磨された第１、第２の半導体基板の少なくとも一
方の面に凹部を形成する工程と、 前記第１、第２の半導体基板を研磨面同士を清浄な雰囲
気下で密着させて一体化された半導体ウェハを形成する
工程と、 前記半導体ウェハ内部にある前記凹部の表面に酸化膜を
形成する工程と、 を有することを特徴とする半導体ウェハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293487A JPH0669063B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体ウェハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1293487A JPH0669063B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体ウェハの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16341084A Division JPS6142154A (ja) | 1984-08-02 | 1984-08-02 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02161748A true JPH02161748A (ja) | 1990-06-21 |
| JPH0669063B2 JPH0669063B2 (ja) | 1994-08-31 |
Family
ID=17795377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1293487A Expired - Lifetime JPH0669063B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体ウェハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669063B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5509974A (en) * | 1994-04-19 | 1996-04-23 | Rockwell International Corporation | Etch control seal for dissolved wafer process |
| US5525824A (en) * | 1993-11-09 | 1996-06-11 | Nippondenso Co., Ltd. | Semiconductor device with isolation regions |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5613773A (en) * | 1979-07-03 | 1981-02-10 | Licentia Gmbh | Fet and method of manufacturing same |
-
1989
- 1989-11-10 JP JP1293487A patent/JPH0669063B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5613773A (en) * | 1979-07-03 | 1981-02-10 | Licentia Gmbh | Fet and method of manufacturing same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525824A (en) * | 1993-11-09 | 1996-06-11 | Nippondenso Co., Ltd. | Semiconductor device with isolation regions |
| US5650354A (en) * | 1993-11-09 | 1997-07-22 | Nippondenso Co., Ltd. | Method for producing semiconductor device |
| US5509974A (en) * | 1994-04-19 | 1996-04-23 | Rockwell International Corporation | Etch control seal for dissolved wafer process |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669063B2 (ja) | 1994-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101291086B1 (ko) | 2개의 플레이트들의 어셈블리에 의해 얻어진 구조물을트리밍하는 방법 | |
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH01312828A (ja) | 半導体の製造方法 | |
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| US5953620A (en) | Method for fabricating a bonded SOI wafer | |
| JPH02161748A (ja) | 半導体ウェハの製造方法 | |
| JPH05235007A (ja) | 半導体基板の製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| KR970012965A (ko) | Soi 웨이퍼 및 그의 제조 방법 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0546100B2 (ja) | ||
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH1126336A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH01120850A (ja) | 半導体基板の製造方法 | |
| JPH03104224A (ja) | 半導体装置の製造方法 | |
| JP3563144B2 (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JPH01226166A (ja) | 半導体装置基板の製造方法 | |
| JP3573233B2 (ja) | 張り合わせ半導体ウェーハおよびその製造方法 | |
| JPH0963910A (ja) | 張り合わせウェーハおよびその製造方法 | |
| JP2754819B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
| JPH0546099B2 (ja) | ||
| JPH07123136B2 (ja) | 埋込誘電体層を有する半導体基板の製造方法 | |
| JP2993484B2 (ja) | 半導体基板の構造およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |