JPH0546100B2 - - Google Patents
Info
- Publication number
- JPH0546100B2 JPH0546100B2 JP59163410A JP16341084A JPH0546100B2 JP H0546100 B2 JPH0546100 B2 JP H0546100B2 JP 59163410 A JP59163410 A JP 59163410A JP 16341084 A JP16341084 A JP 16341084A JP H0546100 B2 JPH0546100 B2 JP H0546100B2
- Authority
- JP
- Japan
- Prior art keywords
- mirror
- semiconductor substrate
- bonded
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、内部に誘電体埋込み層が形成された
半導体基板を製造する方法に関する。
半導体基板を製造する方法に関する。
半導体集積回路では、一般にpn接合により素
子分離が行われている。しかしこの素子分離法は
高耐圧素子を含む場合には問題である。電力用半
導体集積回路では、高圧大電流を扱う部分と小信
号を扱う信号処理回路や駆動回路部分を電気的に
確実に分離することが必要になるが、pn接合分
離では不十分であることが多い。このような場合
の素子分離法としては誘電体分離法が好ましい。
子分離が行われている。しかしこの素子分離法は
高耐圧素子を含む場合には問題である。電力用半
導体集積回路では、高圧大電流を扱う部分と小信
号を扱う信号処理回路や駆動回路部分を電気的に
確実に分離することが必要になるが、pn接合分
離では不十分であることが多い。このような場合
の素子分離法としては誘電体分離法が好ましい。
しかしながら誘電体分離法では、素子の一部を
誘電体で包み込むことが容易ではない。特に素子
領域を基板領域と分離するためには誘電体の埋込
み層が必要となるが、従来の誘電体埋込みの方法
には種々の難点があつた。
誘電体で包み込むことが容易ではない。特に素子
領域を基板領域と分離するためには誘電体の埋込
み層が必要となるが、従来の誘電体埋込みの方法
には種々の難点があつた。
その一つの方法は、半導体基板表面に素子を形
成し、横方向の素子分離を行つた後、半導体基板
を裏面からラツピングし素子領域の下部を露出さ
せ、ここに酸化膜等の誘電体膜を形成し、再び支
持体となるべき多結晶シリコン層等を形成するも
のである。この方法はプロセス上の制約が多い上
に、素子領域下の基板領域を電流経路や他の能動
素子として使用することを困難にする。
成し、横方向の素子分離を行つた後、半導体基板
を裏面からラツピングし素子領域の下部を露出さ
せ、ここに酸化膜等の誘電体膜を形成し、再び支
持体となるべき多結晶シリコン層等を形成するも
のである。この方法はプロセス上の制約が多い上
に、素子領域下の基板領域を電流経路や他の能動
素子として使用することを困難にする。
誘電体埋込み層形成の他の方法として、単結晶
基板の上に誘電体層を形成し、その上に多結晶シ
リコン層を堆積してこれを熱処理やレーザ光照射
により単結晶化する方法がある。しかしこの方法
も、形成される単結晶の大きさや質、形状等に制
約がある、といつた問題がある。
基板の上に誘電体層を形成し、その上に多結晶シ
リコン層を堆積してこれを熱処理やレーザ光照射
により単結晶化する方法がある。しかしこの方法
も、形成される単結晶の大きさや質、形状等に制
約がある、といつた問題がある。
以上のような理由で、特に電力用集積回路にお
いて素子特性上の要請を素子の設計に反映させる
ために多くの工夫が必要であつた。このため半導
体基板内部に簡単な工程で、制御性良く誘電体埋
込み層を形成する技術が望まれていた。
いて素子特性上の要請を素子の設計に反映させる
ために多くの工夫が必要であつた。このため半導
体基板内部に簡単な工程で、制御性良く誘電体埋
込み層を形成する技術が望まれていた。
本発明は上記した点に鑑みてなされたもので、
内部に酸化膜を簡単且つ制御性良く埋込み形成す
ることを可能とした半導体基板の製造方法を提供
することを目的とする。
内部に酸化膜を簡単且つ制御性良く埋込み形成す
ることを可能とした半導体基板の製造方法を提供
することを目的とする。
本発明者らは、鏡面研磨された２枚の半導体基
板を、充分清浄な雰囲気下でゴミなどの異物を介
在させることなく研磨面どうしを密着させること
により、強固な接合体基板が得られ、更にこれを
200℃以上の温度で熱処理すれば接合強度がより
大になることを見出した。すなわち表面粗さが
500Å以下に鏡面研磨された半導体基板同士を清
浄な状態で接触させると、何等の接着剤を用いる
ことなく、また機械的な押圧力を要せず、強固な
接合体基板を得ることができるのである。この接
合のメカニズムの詳細は未だ不明であるが、鏡面
研磨面に形成される自然酸化膜が重要な役割を果
たしているらしいことが推測されるに至つてい
る。本発明はこの技術を用いるものであり、例え
ば、特開昭56−13733号公報に記載されているよ
うな高温加圧条件下で塑性変形を伴う技術とは異
なる技術によるものである。
板を、充分清浄な雰囲気下でゴミなどの異物を介
在させることなく研磨面どうしを密着させること
により、強固な接合体基板が得られ、更にこれを
200℃以上の温度で熱処理すれば接合強度がより
大になることを見出した。すなわち表面粗さが
500Å以下に鏡面研磨された半導体基板同士を清
浄な状態で接触させると、何等の接着剤を用いる
ことなく、また機械的な押圧力を要せず、強固な
接合体基板を得ることができるのである。この接
合のメカニズムの詳細は未だ不明であるが、鏡面
研磨面に形成される自然酸化膜が重要な役割を果
たしているらしいことが推測されるに至つてい
る。本発明はこの技術を用いるものであり、例え
ば、特開昭56−13733号公報に記載されているよ
うな高温加圧条件下で塑性変形を伴う技術とは異
なる技術によるものである。
すなわち本発明は、第１の半導体基板の表面粗
さ500A以下に鏡面研磨された表面に、第１の半
導体基板端面に開口する溝を形成する工程と、表
面粗さ500A以下に鏡面研磨された面を有する第
２の半導体基板及び第１の半導体基板の少なくと
も一方の鏡面研磨された表面に、第１及び第２の
半導体基板の鏡面研磨面どうしを接合したときに
前記溝と連通する前記溝より浅い凹部を形成する
工程と、第１及び第２の半導体基板の鏡面研磨面
どうしを清浄な雰囲気下で対向させて密着させ、
塑性変形させることなく直接接合した接合体基板
を形成する工程と、前記接合体基板を酸化性ガス
雰囲気に晒して前記溝に沿つて酸化性ガスを供給
することにより前記凹部に酸化膜を充填する工程
とを備え、直接接合された接合体基板内部に誘電
体埋込み層を形成することを特徴とする半導体基
板の製造方法である。
さ500A以下に鏡面研磨された表面に、第１の半
導体基板端面に開口する溝を形成する工程と、表
面粗さ500A以下に鏡面研磨された面を有する第
２の半導体基板及び第１の半導体基板の少なくと
も一方の鏡面研磨された表面に、第１及び第２の
半導体基板の鏡面研磨面どうしを接合したときに
前記溝と連通する前記溝より浅い凹部を形成する
工程と、第１及び第２の半導体基板の鏡面研磨面
どうしを清浄な雰囲気下で対向させて密着させ、
塑性変形させることなく直接接合した接合体基板
を形成する工程と、前記接合体基板を酸化性ガス
雰囲気に晒して前記溝に沿つて酸化性ガスを供給
することにより前記凹部に酸化膜を充填する工程
とを備え、直接接合された接合体基板内部に誘電
体埋込み層を形成することを特徴とする半導体基
板の製造方法である。
この場合、凹部を溝より浅く形成しておくこと
により、凹部が完全に酸化膜で充填されるまで酸
化性ガスを供給する溝が閉じられることがない。
により、凹部が完全に酸化膜で充填されるまで酸
化性ガスを供給する溝が閉じられることがない。
また凹部に、予め不純物を導入するかまたはダ
メージを与えてこの部分の酸化速度を速くする処
理を施すことにより、凹部を溝より浅くしなくて
も凹部を酸化膜で充填するまで酸化性ガスを供給
することができる。
メージを与えてこの部分の酸化速度を速くする処
理を施すことにより、凹部を溝より浅くしなくて
も凹部を酸化膜で充填するまで酸化性ガスを供給
することができる。
本発明によれば、非常に簡単に埋込み酸化膜を
形成した半導体基板を得ることができる。この埋
込み酸化膜は、半導体基板の厚みや凹部の深さ、
形状により埋込み位置や形状を任意に設定するこ
とができ、電力用集積回路や多層構造集積回路に
適用して有用である。
形成した半導体基板を得ることができる。この埋
込み酸化膜は、半導体基板の厚みや凹部の深さ、
形状により埋込み位置や形状を任意に設定するこ
とができ、電力用集積回路や多層構造集積回路に
適用して有用である。
以下図面を参照して本発明の実施例を説明す
る。
る。
第１図ａ〜ｄは一実施例による製造工程を示
す。第１のシリコン基板１1、第２のシリコン半
導体基板１2はその接合すべき対向面が表面粗さ
500Å以下に鏡面研磨されている。これより凹凸
が大きいと良好な接着が実現しにくくなる。第１
のシリコン半導体基板１1の研磨面には第１図ａ
に示すように、基板端部に開口する溝２が形成さ
れ、またこの溝２と一部重なるように所定のパタ
ーンで凹部３が形成されている。第２図はこの第
１のシリコン基板の溝２および凹部３が形成され
た様子を示す斜視図である。凹部３は酸化膜を埋
込む位置であつて、その深さは溝２より浅く、必
要とする酸化膜厚の0.7倍程度の深さとする。溝
２のピツチには特に制限はないが、素子のシービ
ングラインに合せれば便利である。これらの基板
１1，１2を充分洗浄し乾燥させた後、浮遊塵20
個／m3以下の清浄な雰囲気下で第１図ｂに示すよ
うに研磨面どうしを密着させ、接合する。この接
合体基板１は接合強度を高めるため200℃以上、
好ましくは1000℃程度で熱処理するのがよい。た
だしこの熱処理は次の熱工程で兼用することがで
きる。このように形成した接合体基板１を、酸素
性ガス雰囲気中で1200℃程度で加熱して、溝２に
沿つてガスを凹部３まで供給することにより、第
１図ｃに示すように凹部３を酸化膜４で埋込む。
この後接合体基板１を第１図ｃに一点鎖線で示す
位置まで研磨等により削り、第１図ｄに示す基板
を得る。
す。第１のシリコン基板１1、第２のシリコン半
導体基板１2はその接合すべき対向面が表面粗さ
500Å以下に鏡面研磨されている。これより凹凸
が大きいと良好な接着が実現しにくくなる。第１
のシリコン半導体基板１1の研磨面には第１図ａ
に示すように、基板端部に開口する溝２が形成さ
れ、またこの溝２と一部重なるように所定のパタ
ーンで凹部３が形成されている。第２図はこの第
１のシリコン基板の溝２および凹部３が形成され
た様子を示す斜視図である。凹部３は酸化膜を埋
込む位置であつて、その深さは溝２より浅く、必
要とする酸化膜厚の0.7倍程度の深さとする。溝
２のピツチには特に制限はないが、素子のシービ
ングラインに合せれば便利である。これらの基板
１1，１2を充分洗浄し乾燥させた後、浮遊塵20
個／m3以下の清浄な雰囲気下で第１図ｂに示すよ
うに研磨面どうしを密着させ、接合する。この接
合体基板１は接合強度を高めるため200℃以上、
好ましくは1000℃程度で熱処理するのがよい。た
だしこの熱処理は次の熱工程で兼用することがで
きる。このように形成した接合体基板１を、酸素
性ガス雰囲気中で1200℃程度で加熱して、溝２に
沿つてガスを凹部３まで供給することにより、第
１図ｃに示すように凹部３を酸化膜４で埋込む。
この後接合体基板１を第１図ｃに一点鎖線で示す
位置まで研磨等により削り、第１図ｄに示す基板
を得る。
このようにして酸化膜４が埋め込まれた基板に
所望の素子を形成し、常法に従つて横方向の素子
分離を行えば、集積回路が得られる。
所望の素子を形成し、常法に従つて横方向の素子
分離を行えば、集積回路が得られる。
こうして本実施例によれば、酸化膜４を内部に
埋込み形成したシリコン基板を簡単に形成するこ
とができる。この基板は酸化膜４を素子分離層と
して通常のIC基板として用いることができるだ
けでなく、酸化膜４が基板を上下に完全に電気的
に分離する状態とすれば、多層構造IC基板とし
ても用いられる。
埋込み形成したシリコン基板を簡単に形成するこ
とができる。この基板は酸化膜４を素子分離層と
して通常のIC基板として用いることができるだ
けでなく、酸化膜４が基板を上下に完全に電気的
に分離する状態とすれば、多層構造IC基板とし
ても用いられる。
第３図ａ〜ｄは本発明の別の実施例の製造工程
を示す。第３図ａに示すように、第１のシリコン
基板１1には先の実施例と同様に溝２を形成し、
第２のシリコン基板１2には凹部３を形成する。
凹部３にはイオン注入により高不純物濃度層５を
形成しておく。この後先の実施例と同様にして第
３図ｂに示すように接合体基板を形成し、酸化性
ガス雰囲気中で熱処理する。凹部３は他の部分よ
り酸化速度が２倍程度速いため、第３図ｃに示す
ようにこの部分が先に酸化膜４で埋め込まれ、こ
うしてち密な酸化膜埋込み層を形成した半導体基
板が得られる。第３図ｄは更に酸化処理を継続し
て、溝２の殆ど全てが酸化膜で埋め込まれるよう
にした場合である。
を示す。第３図ａに示すように、第１のシリコン
基板１1には先の実施例と同様に溝２を形成し、
第２のシリコン基板１2には凹部３を形成する。
凹部３にはイオン注入により高不純物濃度層５を
形成しておく。この後先の実施例と同様にして第
３図ｂに示すように接合体基板を形成し、酸化性
ガス雰囲気中で熱処理する。凹部３は他の部分よ
り酸化速度が２倍程度速いため、第３図ｃに示す
ようにこの部分が先に酸化膜４で埋め込まれ、こ
うしてち密な酸化膜埋込み層を形成した半導体基
板が得られる。第３図ｄは更に酸化処理を継続し
て、溝２の殆ど全てが酸化膜で埋め込まれるよう
にした場合である。
この実施例によつても先の実施例と同様の効果
が得られる。
が得られる。
なお溝と凹部は、二枚の半導体基板を接合した
時に互いに連通すればよいのであつてこれらはい
ずれの半導体基板に形成しても差支えない。
時に互いに連通すればよいのであつてこれらはい
ずれの半導体基板に形成しても差支えない。
第１図ａ〜ｄは本発明の一実施例を説明するた
めの工程断面図、第２図はその第１の基板の斜視
図、第３図ａ〜ｄは他の実施例を説明するための
工程断面図である。 １1……第１のシリコン基板、１2……第２のシ
リコン基板、２……溝、３……凹部、４……埋込
み酸化膜、５……高不純物濃度層。
めの工程断面図、第２図はその第１の基板の斜視
図、第３図ａ〜ｄは他の実施例を説明するための
工程断面図である。 １1……第１のシリコン基板、１2……第２のシ
リコン基板、２……溝、３……凹部、４……埋込
み酸化膜、５……高不純物濃度層。
Claims (1)
- 【特許請求の範囲】 １ 第１の半導体基板の表面粗さ500A以下に鏡
面研磨された表面に、第１の半導体基板端面に開
口する溝を形成する工程と、表面粗さ500A以下
に鏡面研磨された面を有する第２の半導体基板及
び第１の半導体基板の少なくとも一方の鏡面研磨
された表面に、第１及び第２の半導体基板の鏡面
研磨面どうしを接合したときに前記溝と連通する
前記溝より浅い凹部を形成する工程と、第１及び
第２の半導体基板の鏡面研磨面どうしを清浄な雰
囲気下で対向させて密着させ、塑性変形させるこ
となく直接接合した接合体基板を形成する工程
と、前記接合体基板を酸化性ガス雰囲気に晒して
前記溝に沿つて酸化性ガスを供給することにより
前記凹部に酸化膜を充填する工程とを備え、直接
接合された接合体基板内部に誘電体埋込み層を形
成することを特徴とする半導体基板の製造方法。 ２ 第１の半導体基板の表面粗さ500A以下に鏡
面研磨された表面に、第１の半導体基板端面に開
口する溝を形成する工程と、表面粗さ500A以下
に鏡面研磨された面を有する第２の半導体基板及
び第１の半導体基板の少なくとも一方の鏡面研磨
された表面に、第１及び第２の半導体基板の鏡面
研磨面どうしを接合したときに前記溝と連通する
前記溝より浅い凹部を形成する工程と、前記凹部
に不純物導入またはダメージを与えることでその
部分の酸化速度を他の部分より早くする処理を行
う工程と、第１及び第２の半導体基板の鏡面研磨
面どうしを清浄な雰囲気下で対向させて密着さ
せ、塑性変形させることなく直接接合した接合体
基板を形成する工程と、前記接合体基板を酸化性
ガス雰囲気に晒して前記溝に沿つて酸化性ガスを
供給することにより前記凹部に酸化膜を充填する
工程とを備え、直接接合された接合体基板内部に
誘電体埋込み層を形成することを特徴とする半導
体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16341084A JPS6142154A (ja) | 1984-08-02 | 1984-08-02 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16341084A JPS6142154A (ja) | 1984-08-02 | 1984-08-02 | 半導体基板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1293487A Division JPH0669063B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体ウェハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6142154A JPS6142154A (ja) | 1986-02-28 |
| JPH0546100B2 true JPH0546100B2 (ja) | 1993-07-13 |
Family
ID=15773360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16341084A Granted JPS6142154A (ja) | 1984-08-02 | 1984-08-02 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142154A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126245A (ja) * | 1986-11-15 | 1988-05-30 | Mitsubishi Electric Corp | 半導体装置 |
| JPH01111888U (ja) * | 1988-01-25 | 1989-07-27 | ||
| JP2685244B2 (ja) * | 1988-09-30 | 1997-12-03 | 株式会社日本自動車部品総合研究所 | 半導体装置の製造方法 |
| US5164218A (en) * | 1989-05-12 | 1992-11-17 | Nippon Soken, Inc. | Semiconductor device and a method for producing the same |
| JPH03283636A (ja) * | 1990-03-30 | 1991-12-13 | Nippon Soken Inc | 半導体基板の製造方法 |
| JPH04258595A (ja) * | 1991-02-12 | 1992-09-14 | Ishikawajima Harima Heavy Ind Co Ltd | グローブ弁 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2926741C2 (de) * | 1979-07-03 | 1982-09-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Feldeffekt-Transistor und Verfahren zu seiner Herstellung |
-
1984
- 1984-08-02 JP JP16341084A patent/JPS6142154A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6142154A (ja) | 1986-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100562437B1 (ko) | Soi웨이퍼제조방법및그방법에의해제조된soi웨이퍼 | |
| JP3114643B2 (ja) | 半導体基板の構造および製造方法 | |
| US5204282A (en) | Semiconductor circuit structure and method for making the same | |
| JPS61296709A (ja) | 半導体装置の製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| KR0144461B1 (ko) | 반도체 웨이퍼 제조방법 | |
| US5844294A (en) | Semiconductor substrate with SOI structure | |
| JPH0546100B2 (ja) | ||
| US5461253A (en) | Semiconductor substrate structure for producing two isolated circuits on a same substrate | |
| JPH05235007A (ja) | 半導体基板の製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH0437020A (ja) | 熱圧着ウエーハの製造方法 | |
| JP2770808B2 (ja) | 半導体基板及びその製造方法 | |
| JPH02177433A (ja) | 半導体基板の製法 | |
| JPH0521764A (ja) | 半導体基板の製造方法 | |
| JPH07123136B2 (ja) | 埋込誘電体層を有する半導体基板の製造方法 | |
| JPH0546099B2 (ja) | ||
| JPH033272A (ja) | 半導体装置 | |
| JPH03265154A (ja) | 半導体基板の製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JP2004079645A (ja) | 半導体装置およびその製造方法 | |
| JPH025545A (ja) | 半導体装置の製造方法 | |
| JP2811006B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |